UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 31572

Endpoint Block Plus Wrapper for PCI Express v1.9、v1.9.1、v1.9.2、v1.9.3、および v1.9.4 - ISE 10.1 IP アップデート 3 (IP_10.1.3) のリリース ノートおよび既知の問題

説明


このアンサーでは、ISE 10.1 IP アップデート 3 でリリースされた Endpoint Block Plus Wrapper v1.9 のリリース ノートと既知の問題を示します。次の内容が記載されています。



- 一般情報

- 新機能

- 修正点

- 既知の問題



インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、次の『IP リリース ノート ガイド』を参照してください。

http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション


一般情報



LogiCORE Endpoint Block Plus for PCI Express では、コアの生成およびインプリメンテーションにライセンスが必要です。ライセンスは無償です。



ライセンスを取得するには製品ラウンジをご覧ください。

http://japan.xilinx.com/products/ipcenter/V5_PCI_Express_Block_Plus.htm


重要 :

v1.9.4 パッチが(ザイリンクス アンサー 30124) から入手できます。このパッチは、(ザイリンクス アンサー 31635)(ザイリンクス アンサー 31776)(ザイリンクス アンサー 31845)(ザイリンクス アンサー 31844)(ザイリンクス アンサー 32031)(ザイリンクス アンサー 32170)(ザイリンクス アンサー 32171)、and (ザイリンクス アンサー 32276) の問題を修正します。



重要 :

Expansion ROM BAR は統合ブロックで常にイネーブルになっています。ほとんどのアプリケーションで Expansion ROM BAR は使用されないため、v1.6.1、v1.7.1、および v1.8 の Endpoint Block Plus コアには、これをディスエーブルにする回避策がありました。しかし、この回避策が原因で入力データにデータ破損が起きました。詳細は (ザイリンクス アンサー 31164) を参照してください。この回避策を削除して、Expansion ROM BAR をイネーブルにするのが最善のソリューションです。『LogiCORE IP Endpoint Block Plus v1.9 for PCI User Guide』 (UG341) の第 3 章 (43 ページ) をよくお読みください。

http://japan.xilinx.com/support/documentation/ip_documentation/pcie_blk_plus_ug341.pdf


新機能



- ISE 10.1 サービス パック 3 ソフトウェアのサポート

- Virtex-5 FPGA TX150T および TX240T のサポート

- ISE Project Navigator フローのサポート

- Expansion ROM BAR のサポート



修正点



CR 473951- Expansion ROM BAR のイネーブル

一部のトラフィック パターンのデータ破損に起因する Expansion ROM BAR をディスエーブルにする回避策の削除。この機能は永久的にイネーブルにされており、ディスエーブルにできなくなりました。この BAR へのアクセスに対応する必要があります。詳細は『LogiCORE Endpoint Block Plus v1.9 for PCI Express User Guide』の第 3 章に含まれているベース アドレス レジスタを参照してください。



CR 476758 - 初期化時の SRL 16E の電源投入が原因で TX が動作しなくなる

SRL 16E Calendar の初期化時の電源投入が原因でコアの転送パスが動作しなくなる問題を修正



CR 471589 - GTX ラッパのアップデート

GTX ラッパで TXBUFFERBYPASS モードを削除



CR 476757 - リンク パートナーによる無限データ クレジット通信が原因で TX が動作しなくなる

リンク パートナーによる無限データ クレジット通信が原因でコアの転送パスが動作しなくなる問題を修正



CR 472508 - trn_tsrc_rdy_n のディアサートに応答して予期しない trn_tdst_rdy_n のディアサートが発生する

trn_tsrc_rdy_n のディアサートにより発生する trn_tdst_rdy_n のディアサートを修正



CR 472342 - リンク ステータス レジスタの Set Slot Clock ビットが不正に設定される

GUI で [Slot Clock Configuration] オプションを選択しても、リンク ステータス レジスタの Set Slot Clock ビットが設定されません。



CR 474746 - Bar 3 コンフィギュレーションでの GUI の問題

Bar 3 コンフィギュレーション の GUI の問題を修正。 Bar 3 が選択されたとき、フィールドがディスエーブルされていてカスタマイズできませんでした。



CR 437528 - GUI で 32 ビット BAR がプリフェッチ可能として設定可能

GUI で 32 ビット BAR として設定されている BAR をプリフェッチ可能と設定できてしまう問題を修正



CR 473935- System Verilog の互換性

ユーザー アプリケーション (pci_exp_usrapp_com.v) を System Verilog と互換するようにアップデート



CR 472801 - PIO テストでの不正なエラー レポートの修正

PIO テストで不正なエラー レポートが出力される問題を修正しました。これらのテストを通過しても、エラーがレポートされていました。



CR 474892 - FX70T の 4 レーン エンドポイントに対するサンプル デザイン テストでデータが破損する問題

修正されました。



CR 476165 - 余分なフィードバック BUFG が PLL クロック ネットワークから削除される問題

余分なフィードバック BUFG を削除しました。この BUFG は、コアでユーザー クロック エッジとリファレンス クロック入力を揃える必要がないため余分です。



CR 438737 - CORE Generator でコアを生成するとライセンス チェック エラーの警告メッセージが表示される問題

このエラーは修正されました。



既知の問題



Endpoint Block Plus Wrapper for PCI Express には 3 つの主なコンポーネントがあります。



- Virtex-5 FPGA Integrated Block for PCI Express

- Virtex-5 FPGA GTP/GTX トランシーバ

- Block Plus Wrapper FPGA デバイス ロジック



統合ブロックおよび GTP/GTX トランシーバの既知の問題は、Block Plus コアのユーザー ガイドを参照してください。

http://japan.xilinx.com/support/documentation/ipbusinterfacei-o_pci-express_v5pciexpressblockplus.htm


Block Plus Wrapper FPGA デバイス ロジック



(ザイリンクス アンサー 31210) Endpoint Block Plus Wrapper for PCI Express v1.9 - Legacy Interrupt を生成すると Interrupt Status ビットがセットされない



(ザイリンクス アンサー 31211) Endpoint Block Plus Wrapper v1.9 for PCI Express - リンクが L0s に遷移すると BAR 設定がリセットされる



(ザイリンクス アンサー 31460) Endpoint Block Plus Wrapper v1.9 for PCI Express - CORE Generator のカスタマイズ GUI の 7 ページ目で FXT デバイスのデフォルトの TXPREEMPHASIS 値が不正



(ザイリンクス アンサー 31635) Endpoint Block Plus Wrapper v1.9 for PCI Express - 受信側のシリアル ラインの極性が逆になると Gen 2 マザーボードでリンク トレインできなくなる v1.9.1 で修正。詳細は (ザイリンクス アンサー 30124) を参照してください。



(ザイリンクス アンサー 31646) Endpoint Block Plus Wrapper v1.9 for PCI Express - デュアル コア UCF の問題



(ザイリンクス アンサー 31647) Endpoint Block Plus Wrapper v1.9 for PCI Express - デュアル コア implement_dual.bat が見つからない



(ザイリンクス アンサー 31649) Endpoint Block Plus Wrapper v1.9 for PCI Express - Perl スクリプト turn_off_upper_lanes が GTX (FXT/TXT) で不正になる



(ザイリンクス アンサー 31704) Endpoint Block Plus Wrapper v1.9 for PCI Express - v1.9 コアの生成のため v1.8 XCO をインポートすると「Error:sim228 -An Invalid core configuration has been detected during Customization.」というエラー メッセージが表示される



(ザイリンクス アンサー 31776) Endpoint Block Plus Wrapper v1.9 for PCI Express - レーンが反転された x8 リンクで連続する ACK により TX が停止する。v1.9.1 で修正。詳細は (ザイリンクス アンサー 30124) を参照してください。



(ザイリンクス アンサー 31843) Endpoint Block Plus Wrapper v1.9 for PCI Express - 電力制御が D0 -> D3hot -> D0 のように遷移すると転送が停止する



(ザイリンクス アンサー 31844) Endpoint Block Plus Wrapper v1.9 for PCI Express - ラッパの RX パスで TLP Digest (ECRC) を含む TLP が失われる。v1.9.1 で修正。詳細は (ザイリンクス アンサー 30124) を参照してください。



(ザイリンクス アンサー 31845) Endpoint Block Plus Wrapper v1.9 for PCI Express - エンドポイントがトレインしなくなり TS 順序セットが送信されない。v1.9.1 で修正。詳細は (ザイリンクス アンサー 30124) を参照してください。



(ザイリンクス アンサー 31850) Endpoint Block Plus Wrapper v1.9 for PCI Express - シミュレーション テストベンチでデバイス制御レジスタへの書き込みアドレスが間違っている



(ザイリンクス アンサー 31851) Endpoint Block Plus Wrapper v1.9 for PCI Express - PIO デザイン ファイル PCI_EP_MEM_ACCESS.vhd でバイト イネーブルをチェックする際にブロック RAM データが不正になる



(ザイリンクス アンサー 32031) Endpoint Block Plus Wrapper v1.9.1 for PCI Express - シミュレーションでトレーニング時間が増加



(ザイリンクス アンサー 32077) Endpoint Block Plus v1.9 - XXC5VTX150T-FF1156 に対しコアを生成できない



(ザイリンクス アンサー 32091) Endpoint Block Plus Wrapper v1.9 for PCI Express - 長さが 64 バイト以上の完了がダウンストリーム ポート モデルでドロップされる



(ザイリンクス アンサー 32170) Endpoint Block Plus Wrapper v1.9 for PCI Express - パケット送信中伝送側が停止状態になり trn_tdst_rdy_n 恒久的にディアサートされる



(ザイリンクス アンサー 32171) Endpoint Block Plus Wrapper v1.9 for PCI Express - 完了ストリーミング モードで完了がドロップし RX インターフェイスでレシーバ オーバーフローになる



(ザイリンクス アンサー 32270) Endpoint Block Plus Wrapper v1.9 for PCI Express - Virtex-5 FXT (GTX RocketIO) で非同期リンクを使用するとデータ エラーが発生することがある



(ザイリンクス アンサー 32276) Endpoint Block Plus Wrappre v1.9.3 for PCI Express - v1.9.3 パッチをインストール後にタイミング クロージャを達成できない







改定履歴

09/22/2009 - UG493 への参照を削除し、UG341 に置き換え

08/11/2009 - アンサー 32170 のタイトルの修正

04/13/2009 - バージョンを含めてタイトルを更新

03/19/2009 - アンサー 32276 および v1.9.4 パッチ情報を含めて更新

03/13/2009 - アンサー 32270 を追加

02/25/2009 -アンサー 32170、32171、および v1.9.3 パッチ情報を含めて更新

02/03/2009 - アンサー 32091 を追加

01/27/2009 - アンサー 32077 を追加

01/15/2009 - v1.9.2 パッチ情報を含めて更新

01/09/2009 - アンサー 32031 を追加

12/08/2008 - v1.9.1 パッチ情報を含めて更新

10/28/2008 - アンサー 31850 および 31851 を追加

10/27/2008- アンサー 31843、31844 および 31845 を追加

10/07/2008 - アンサー 31776 を追加

09/19/2008 - 初期リリース
AR# 31572
日付 12/15/2012
ステータス アクティブ
種類 一般
IP
  • Endpoint Block Plus Wrapper for PCI Express
このページをブックマークに追加