UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33049

Virtex-6 Integrated Block Wrapper v1.2 for PCI Express - x8 Gen 2 モードで内部でトランザクションを生成していると、trn_teof_n のアサートに伴う trn_tsrc_rdy_n のディアサートが原因でトランスミッタが動作しなくなる

説明


既知の問題 : v1.2 x8 Gen 2 モードで動作しているとき、trn_teof_n のアサートに伴う trn_tsrc_rdy_n のディアサートが原因で転送インターフェイスが動作しなくなります。この問題は、Integrated Block for PCI Express が同時に内部でトランザクションを生成しているときに発生する可能性があります。

ソリューション


この問題は v1.2.1 パッチで修正されています。このパッチは、(ザイリンクス アンサー 32742) から入手できます。
 
その他の Virtex-6 Integrated Block Wrapper v1.2 および v1.2.1 for PCI Express の既知の問題およびリリース ノートは、(ザイリンクス アンサー 32742) を参照してください。 
 
改定履歴
2009/06/25 - 初版
AR# 33049
日付 08/27/2013
ステータス アクティブ
種類 一般
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加