UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 56354

Vivado write_bitstream - 「ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - X out of Y logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value」というエラー メッセージが表示される

説明

ビットストリームを生成すると、次のようなエラー メッセージが表示されます。

ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value.This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will fail to generate a bitstream unless all logical ports have a user specified I/O standard value defined. To allow bitstream creation with unspecified I/O standard values (not recommended), use set_property SEVERITY {Warning} [get_drc_checks NSTD-1]. Problem ports: clk, din, dout.

ERROR: [Drc 23-20] Rule violation (UCIO-1) Unconstrained Logical Port - 3 out of 3 logical ports have no user assigned specific location constraint (LOC). This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all pin locations. This design will fail to generate a bitstream unless all logical ports have a user specified site LOC constraint defined. To allow bitstream creation with unspecified pin locations (not recommended), use set_property SEVERITY {Warning} [get_drc_checks UCIO-1]. Problem ports: clk, din, dout.

ソリューション

このエラー メッセージは、ツールがボード電圧または接続を認識せずに無作為にピン ロケーションや IOSTANDARD を選択することで引き起こされる可能性のある破損からデバイスを保護するために、 IOSTANDARD および PACKAGE_PIN を設定する必要があることをユーザーに対して知らせるものです。

次に例を示します。

  • ピンがボードのグランド (GND) に接続されているのに、Vivado でこのピンが High に駆動される出力として選択されると、競合が発生します。
  • ボード上でピンが終端されており、それが HSTL または SSTL で推奨の終端構成の場合に Vivado が LVCMOS18 (デフォルト) を選択すると、信号のシグナル インテグリティが低下する可能性があります。

以前のアーキテクチャでのデフォルト I/O 規格はLVCMOS25 でしたが、7 シリーズのデフォルト I/O 規格は、すべてのバンクに対してシングルエンド信号の SSTL です。


次は、これらのエラーを回避できる可能性のあるソリューションです。

1. (推奨) デザイン内にすべての I/O に対して IOSTANDARD および PACKAGE_PIN 制約を追加します。

2. これらの制約の付いていない I/O を気にしない場合、次のいずれかのソリューションを使用します。

  • GUI プロジェクト フローの場合、.tcl ファイルを作成して、次の 2 つのコマンドを含めます。[Bitstream Settings] の tcl.pre オプションにこの tcl ファイルを指定します。この後、インプリメンテーションを実行し直さないで [Bitstream Settings] を再度実行します。
set_property SEVERITY {Warning} [get_drc_checks NSTD-1]
set_property SEVERITY {Warning} [get_drc_checks UCIO-1]


  • プロジェクト モードの Tcl スクリプト フローの場合、.tcl ファイルを作成して、次の 2 つのコマンドを含めます。
set_property SEVERITY {Warning} [get_drc_checks NSTD-1]
set_property SEVERITY {Warning} [get_drc_checks UCIO-1]

launch_runs -to_step write_bitstream コマンドの前に次のコマンドをスクリプトに追加します。

    set_property STEPS.WRITE_BITSTREAM.TCL.PRE {<path_and_file_name>.tcl} [get_runs impl_1]

    • 非プロジェクト モードの Tcl スクリプト フローの場合、 write_bitstream コマンドよりも前にスクリプトに次の 2 つのコマンドを含めます。
    set_property SEVERITY {Warning} [get_drc_checks NSTD-1]
    set_property SEVERITY {Warning} [get_drc_checks UCIO-1]
    • どのフローを使用する場合でも、XDC ファイルに次のコマンドを追加して、インプリメンテーションを実行し直します。
    set_property BITSTREAM.General.UnconstrainedPins {Allow} [current_design]

    3. 既存の終了したインプリメンテーション run から bit ファイルを生成する必要だけがある場合、これらの制約の付いていない I/O を一時的に無視します。

    • インプリメントしたデザインまたは配線済み DCP を開いて、Tcl コンソールで次のコマンドを実行します。
    set_property SEVERITY {Warning} [get_drc_checks NSTD-1]
    set_property SEVERITY {Warning} [get_drc_checks UCIO-1]
    write_bitstream <path_and_file_name>.bit


    または
    set_property BITSTREAM.General.UnconstrainedPins {Allow} [current_design]
    write_bitstream <path_and_file_name>.bit

    注記 :

    1) GUI プロジェクト モードの場合、ビットストリーム生成でこれらのエラー メッセージが表示される場合は、Tcl コンソールで上記の set_property コマンドを実行してから [Generate Bitstream] だけを実行しなおしても、エラーは回避できません。

    これは、既に終了したインプリメンテーションにプロパティが適用されないからです。[Generate Bitstream] を実行し直す場合、このインプリメンテーション run が読み込まれ、それに格納されたプロパティのみが使用されます。

    2) これらの DRC エラーがツールが原因で発生することがあります。次は、これらの DRC エラーがツールが原因で発生する例 2 つを示しています。

    (Xilinx Answer 63125) 2014.3 パーシャル リコンフィギュレーション - 2 回目のコンフィギュレーションで LOC がないことに関する DRC エラーが発生する
    (Xilinx Answer 59742) Viviado インプリメンテーション - インクリメンタル フローを実行すると「Error: [Drc 23-20] Rule violation (UCIO-1)」というエラー メッセージが表示される

    アンサー レコード リファレンス

    関連アンサー レコード

    AR# 56354
    日付 03/04/2016
    ステータス アクティブ
    種類 既知の問題
    デバイス
    • Artix-7
    • Kintex-7
    • Virtex-7
    • More
    • Zynq-7000
    • Virtex UltraScale
    • Kintex UltraScale
    • Less
    ツール
    • Vivado Design Suite
    このページをブックマークに追加