UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 57489

2013.2 System Generator - DDS v5.0 のモデルを DDS v6.0 にアップグレードするとシミュレーションを実行したときにコンパイル エラーが発生する

説明

DDS v5.0 を含むデザインを 14.6 System Generator から 2013.2 System Generator に移行しました。2013.2 でのモデルのアップグレード フローは正常に完了しましたが、シミュレーションを実行すると次のようなエラー メッセージが表示されます。

Input port's 's_axis_phase_tdata_phase_in' is expected to be Ufix_10_10, but is UFix_10_0. Error occurred during "Rate and Type Error Checking".

何が問題でしょうか。

この問題の回避策を教えてください。

ソリューション

このポイントのデータ型要件は、System Generator の DDS v6.0 で多少変更されています。

この問題を回避するには、Reinterpret ブロックを使用して適切なバイナリ ポイントに強制します。この例では、バイナリ ポイントは 10 に強制されています。これでハードウェアに影響を与えることはなくエラーをなくすことができ、コアを v5.0 と同様に動作させることができます。

AR# 57489
日付 01/09/2014
ステータス アクティブ
種類 一般
ツール
  • System Generator for DSP
  • Vivado Design Suite - 2013.2
このページをブックマークに追加