Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        XPE 中的精确逻辑及信号功率估算

        了解 XPE 中针对 UltraScale 和 UltraScale+ 器件的一个重要精度提升。 从 XPE 2015.4 起，用“路由复杂性”算法替代“扇出”逻辑表示法，从而解决了 XPE 和 Vivado Report Power 之间的逻辑与信号功率关联问题。

        Related Videos

        用于早期热分析的 XPE

        在设计周期的各个阶段使用 XPE 进行早期热分析，包括器件选择、设计创建和热管理阶段。针对系统可靠性定位热分析及推荐使用模型的重要性，在设计创建和系统调试周期中强调热仿真的重要性。

        在 UltraScale+ 中提供最低内核电压

        展示 UltraScale+ 产品组合的最低内核电压提供情况，与 7 系列器件相比，可实现 2.4 倍的功耗性能比。使用 Vlow 选项，客户可以选择在性能提高 1.2 倍的情况下功耗降低 50%，也可以选择以相同的电源预算支持增大 2 倍的器件或提高 1.6 倍的性能。

        UltraScale architecture for the industry’s best utilization

        The UltraScale architecture, along with the Vivado Design Suite, introduce many innovations over traditional FPGA architectures that increase performance and reduce power consumption.

        面向 PCI Express 的 DMA

        本视频主要介绍创建一款 PCI Express 解决方案的过程，该解决方案使用 PCI Express IP 子系统的全新 2016.1 DMA。 本视频的第一部分回顾了 PCI Express 系统中 DMA 的基本功能。 下一步，将介绍 PCI Express 子系统特性的全新 DMA。 最后，创建使用该全新 DMA IP 的 IPI 设计，而且这一设计可部署在硬件中，通过 Linux 软件驱动程序和应用执行 PCIe 链路上的流量。

        Xilinx 25G 互连: Kintex、Virtex 和 Zynq UltraScale+ 器件

        以 19Gb/s ~ 32Gb/s 运行的互连宽度正在迅速扩展。了解 Xilinx UltraScale +™ FPGA 和 MPSoC 如何直接使用这些互连，以及 KCU116 和 VCU118 评估套件如何启动基于收发器的设计.