AR# 11754

|

Virtex-II、Virtex-II Pro、Virtex-4、Virtex-5 I/O モデリング (IBIS、SPICE) - 寄生パッケージのモデル化

説明

Virtex-II 以降のすべての Virtex ファミリのスイッチング速度には、パッケージのモデル化する新しいアプローチが必要となります。 

対象となるのは、Virtex-II、Virtex-II Pro、Virtex-4、および Virtex-5 です。 

このアンサーでは、ザイリンクスで推奨されているアプローチを説明します。

ソリューション

ワイヤボンディング (BG*、FG*) およびフリップチップ (FF*、BF*) という 2 つのパッケージ タイプを考慮します。

IBIS 仕様は、任意のパッケージに対し、抵抗、キャパシタンス、インダクタンスをまとめて指定する方法を提供します。

これらの値は、R_pkg、C_pkg、および L_pkg という識別子を使用して IBIS モデルで設定されます。 

パッケージが伝送ラインとして機能する場合は (立ち上がり/立ち下がりエッジの時間が非常に短いときのように)、このアプローチは正確ではありません。


ワイヤボンディング (BG*、FG*) および再分配レイヤー (BF*、FF*) が非常によく似た RLC 特性を示していることをテスト測定値は示しています。

この結果、Virtex IBIS ファイルにある RLC 値の 1 セットがすべてのパッケージ タイプに適用されます。

これらの値を変更しないでください。


どちらのパッケージ タイプにも信号トレースが含まれていて、これを伝送ラインとしてモデル化する必要があります。

このトレースは、抵抗が 50 から 65 オームの伝送ラインに可変の遅延を加えたものでモデル化するのがベストであることをテスト計測値は示しています。

BG* および FG* パッケージの場合、遅延は 10 から 100ps です。

BF* および FF* パッケージの場合、遅延は 10 から 200ps です。

ピン特定の遅延値は、PACE ソフトウェア ツール (ISE Design Suite の一部) を使って確認できます。


すべてのザイリンクス デバイスの IBIS モデルはこちらから入手できます。

https://japan.xilinx.com/support/download/index.html/content/xilinx/ja/downloadNav/device-models.html


注記 : このアンサーの内容は、RocketIO マルチギガビット トランシーバー (MGT) を対象にはしていません。

MGT は、バッファーおよびパッケージの両方に対して、HSPICE モデルを使用してシミュレーションする必要があります。

これらのモデルはこちらからダウンロードできます。

AR# 11754
日付 04/06/2018
ステータス アクティブ
種類 一般
デバイス 詳細 概略
People Also Viewed