UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13213

UniSim、SimPrim、Simulation - CLK Feedback (CLKFB) ポートに接続せずに、DCM をシミュレートする方法(VHDL)

説明

キーワード : UniSim, SimPrim, VHDL, simulation, CLK_FEEDBACK, CLKFB, ModelSim, DCM, X_DCM, シミュレーション

CLK Feedback (CLKFB) ポートに接続せずに、DCM をシミュレートする方法について

ソリューション

CLKFB ポートに接続せずに VHDL でDCM をシミュレートするには、CLK_FEDBACK の generic を次のようにシミュレーション モデルに渡す必要があります。

component DCM
-- synopsys translate_off
generic (
DFS_FREQUENCY_MODE : string := "LOW";
CLKFX_DIVIDE : integer := 1;
CLKFX_MULTIPLY : integer := 2 ;
CLK_FEEDBACK : string := "NONE"
);
-- synopsys translate_on

port ( CLKIN : in std_logic;
CLKFB : in std_logic;
DSSEN : in std_logic;
PSINCDEC : in std_logic;
PSEN : in std_logic;
PSCLK : in std_logic;
RST : in std_logic;
CLK0 : out std_logic;
CLK90 : out std_logic;
CLK180 : out std_logic;
CLK270 : out std_logic;
CLK2X : out std_logic;
CLK2X180 : out std_logic;
CLKDV : out std_logic;
CLKFX : out std_logic;
CLKFX180 : out std_logic;
LOCKED : out std_logic;
PSDONE : out std_logic;
STATUS : out std_logic_vector(7 downto 0)
);
end component;

これを行わない場合、シミュレーション モデルは CLKFB ポートがアクティブになるのを待つため、初期状態のままになります。

Verilog では、同じような状況でもパラメータを渡す必要はありません。
AR# 13213
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加