UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13469

Virtex/-E/-II/-II Pro、Spartan-II/-IIE/-3 - コンフィギュレーション後にデバイスの電流が高くなり熱を持つ

説明

キーワード : non-monotonic, bitstream, daisy-chain, 18V00, monotonic, SVF, runtest, iMPACT, ビットストリーム, デイジー チェーン

重要度 : 重要

概要 :
複数の Virtex デバイスで構成されるシリアル デイジー チェーンの最初の Virtex デバイスをコンフィギュレーションした後、そのデバイスに高電流が流れ、熱くなってしまいます。

ソリューション

1

Virtex/-E、Spartan-II/-IIE

Virtex/-E または Spartan-II/-IIE デバイスが間違ったビットストリームでコンフィギュレーションされると、デバイスに電流が大量に流れ、熱を持ちます。 コンフィギュレーション中、すべての Virtex デバイスは同じ同期ワード (0xAA995566) を検索します。 1 つの Virtex デバイスのビットストリームが別の Virtex デバイスに送信されると、2 つ目のデバイスのコンフィギュレーションが開始されます。 たとえば、XCV400 用のビットストリームが XCV50 に送信されると、XCV50 がコンフィギュレーションされ、高電流が流れる可能性があります。

複数の Virtex/-E または Spartan-II/-IIE デバイスをシリアル デイジー チェーン接続し、1 つ以上の XC18V00 PROM でコンフィギュレーションする場合、I/O がアクティブになる前に XC18V00 からコンフィギュレーション情報が送信されると、この問題が発生することがあります。 この問題はまれですが、次のような状況で発生する可能性があります。

メモ : Virtex-II のビットストリームはデバイス特有の情報に含まれているので、Virtex-II デバイスの場合、この問題は発生しません。

状況 1 : ボードの電源投入が一定していないか、XC18V00 の電源を投入する前に電源が完全にオフになっていない

XC18V00 デバイスは、ボードの電源投入の影響を受けやすいので、電源をオンにする前に完全にオフにする必要があります。 ボードの電源投入が一定していなかったり、ボードに電源を投入する前に電源が完全にオフになっていない場合、デバイスの I/O が動作し始める前に XC18V00 の内部アドレス カウンタがインクリメントされることがあります。

この問題は、次のように回避します。
- 電源を投入する前に XC18V00 デバイスの電圧を 0V に下げ、電源投入を一定にします。
- PROM にクロックを供給しないようにします。 プログラム中に電源投入から INIT を Low に維持するなどして、PROM の電源が完全にオンになるまで、CCLK を供給しないようにします。
- 不正なビットストリームは、FPGA から即座に消去するようにします。 XC18V00 のプログラムが完了した後、すぐに FPGA の PROGRAM ピンを切り替えます。切り替えるには、PROM の CF ピンを Virtex の PROG ピンに接続している場合、JTAG チェーンから FPGA を読み込む命令を実行してください (XC18V00 のデータシートで推奨)。

状況 2 : エンベデッド SVF の使用
エンベデッド SVF を使用したプログラムでは、RUNTEST 命令が十分ではない場合があり、これが原因で I/O がアクティブになる前に XC18V00 の内部アドレス カウンタがインクリメントされることがあります。 そのため、1 番目の Virtex デバイスの同期ワードが送信されず、2 番目の Virtex 用の同期ワードが 1 番目の Virtex デバイスにより認識されてしまいます。

この問題を修正するには、NORMRST 命令を SVF に読み込んだ後の RUNTEXT パラメータ (待ち時間) を手動で増加させます。 推奨される RUNTEXT パラメータの値を、次に示します。

Device..........RUNTEST parameter*...................Equivalent Wait Time

XC18V04......1600000 TCK cycles @ 1 MHz....1600 msec
XC18V02......800000.........................................800 msec
XC18V01......400000.........................................400 msec
XC18V512....200000.........................................200 msec
XC18V256....110000.........................................110 msec

* この表に示す RUNTEST パラメータの値は、マスタ シリアル Virtex/-E の CCLK が デフォルトの 4MHz であると想定しています (ワースト ケース = 2.8MHz)。

2

Virtex/-E/-II/-II Pro、Spartan-II/-IIE/-3

Virtex および Spartan デバイスに流れる高電流は、特定のプログラミング シーケンスで発生することもあります。 この問題は、iMPACT で FPGA に接続される PROM がプログラムされた場合に発生します。 PROM と FPGA がはじめから電源投入時に空の場合、iMPACT でプログラム中、PROM から不完全なビットストリームが FPGA に送信されることがあります。 このため、FPGA に高電流が流れ、電力供給が落ち、iMPACT で PROM の検証がうまくいかないことがあります。

この問題を回避するには、FPGA の INIT ピンを電源投入時に Low に維持する必要があります。 PROM のコンフィギュレーション後に INIT ピンを解除すると、FPGA は問題なくロードできます。
AR# 13469
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加