AR# 13645

Virtex、Spartan - 特定の入力ジッタがある場合の CLKDLL/DCM 出力ジッタの計算方法

説明

特定の入力ジッタがある場合、DLL または DCM の CLK0 および CLK2X 出力ジッタはどのように計算すればよいでしょうか。また、その値はデザインに制約を設定するのにどのように使用すればよいでしょうか。

メモ :

1.ベストの見積りを得るには、入力ジッタは FPGA のクロック入力ピンで測定する必要があります。
2. このアンサーは CLKDLL または DCM コンポーネントを含むすべてのデバイスを対象にしています。

ソリューション

定義

JIN = FPGA のクロック入力ピンで計測される入力周期ジッタ
JSpec = データシートで指定されている DLL 出力周期ジッタ
JTotal = 予期される出力周期ジッタの合計

すべての計算は、ピーク間の計測/仕様をもとに行う必要があります。周期ジッタの仕様は次のとおりです。

- Virtex-II、Spartan-3、およびそれ以降の新しいデバイスの場合は、各デバイスのデータシートを参照してください。

http://japan.xilinx.com/support/documentation/index.htm
- Virtex-E/Spartan-IIE デバイスの場合は、(ザイリンクス アンサー 13771) にある仕様を使用してください。

- Virtex/Spartan-II デバイスの場合は、周期ジッタの特性化データはありません。(ザイリンクス 13771) にある Virtex-E/Spartan-IIE のデータを使用してください。

- CLKFX :

- Spartan-3、Virtex-II、Virtex-II Pro、Virtex-4、および Virtex-5 の場合は、Architecture Wizard から CLKFX ジッタの仕様を入手することができます。詳細は (ザイリンクス アンサー 12667) を参照してください。

- Spartan-3A/-3AN /-3A DSP の CLKFX 出力ジッタを計算するには、Spartan-3A Jitter Calculator を使用できます。

http://japan.xilinx.com/support/documentation/data_sheets/s3a_jitter_calc.zip.

詳細は (ザイリンクス アンサー 25405) を参照してください。


計算方法

JTotal は JIN および J の RMS (二乗平均平方根) として計算されます。

JTotal = (JIN^2 + JSpec^2) ^1/2

CLK0 DCM 出力を使用した Virtex-II デバイスでの計算例 :

JIN = 100 ps peak-to-peak として
JSpec = +/- 100 ps = 200 ps peak-to-peak
JTotal = (100^2 + 200^2)^1/2 = 224 ps

この結果、FPGA のジッタ合計は peak-to-peak で 224ps または +/- 112ps になります。デザインのジッタを考慮に入れるには、周期制約から 112ps を差し引きます。

たとえば、100MHz (10ns の周期) でデザインを実行する場合、9.888ns にデザインを制約します。

ジッタがどのようにデザインに影響するかを知るには、次のホワイト ペーパーを参照してください。


『Jitter - Variations in the Significant Instants of a Clock or Data Signal』

http://japan.xilinx.com/support/documentation/white_papers/wp319.pdf
AR# 13645
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP