UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13771

Virtex-E/Spartan-IIE データシート - CLKDLL 出力に対する周期ジッタ仕様

説明

キーワード : jitter, DLL, CLK0, CLK90, CLK180, CLK270, CLK2X, ジッタ, クロック

Virtex-E または Spartan-IIE デバイスの CLKDLL 出力に対する周期ジッタ仕様を教えてください。

Virtex-E データシートの「DLL Clock Tolerance, Jitter, and Phase Information」および Spartan-IIE データシートの「DLL Clock Tolerance, Jitter, and Phase Information」を確認しましたが、どちらにも記載されていません。

Virtex-E および Spartan-IIE のデータシートは、次のサイトから参照できます。
http://japan.xilinx.com/support/documentation/index.htm

ソリューション

次に、CLKDLL 出力の周期ジッタ仕様を示します。

CLKDLL 出力の周期ジッタ
CLKDLL 出力の周期ジッタ
AR# 13771
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加