UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13923

LogiCORE PCI - LogiCORE で TRDY# が DEVSEL# と同じサイクルでアサートされる

説明

キーワード : PCI, TRDY, bus, transaction, DEVSEL, contention, claim, バス, トランザクション, 競合

重要度 : 標準

概要 :
LogiCORE では DEVSEL# のアサートの 1 サイクル後に TRDY# がアサートされるべきです。 現段階では、TRDY# が DEVSEL# と同じサイクルでアサートされてしまいます。 この原因と修正方法を教えてください。

ソリューション

トランザクション開始時に S_READY がアサートされ、アプリケーションでデータをターゲットとして転送可能である場合、LogiCORE で TRDY# がアサートされるのは、早くても DEVSEL# のアサートの 1 クロック後になります。

TRDY# が DEVSEL# と同時にアサートされる場合、バス上の 2 つのデバイスが同じトランザクションをクレームしている可能性があります。

たとえば、バス上の 1 つのエージェントのベース アドレス スペースがザイリンクス コアのベース アドレス スペースと重複していて、もう 1 つのエージェントのデコード スピードがザイリンクス コアのものより早い場合、この後者のエージェントでザイリンクス コアが DEVSEL# をアサートするときと同時に TRDY# がアサートされる可能性があります。

バス上にある各デバイスのベース アドレスの範囲を確認し、ザイリンクス コアとの重複がないか確認してください。 重複している場合、何らかのコンフィギュレーション エラーが発生しています。2つの異なる BAR のアドレス スペースは重複させてはいけません。
AR# 13923
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加