AR# 15492

14.x XPA - ModelSim を使用した VCD ファイル サイズの縮小方法

説明


タイミング シミュレーションを長い間実行すると、VCD ファイルのサイズが大きくなり、1GB を超えることもよくあります。ザイリンクスではシミュレーション ファイルのサイズを縮小させるソリューションを検討中ですが、現時点では、XPower にシミュレーション データを渡すには VCD ファイルを使用するのが最も簡単で一般的です。

これらのファイル サイズの縮小方法は次のとおりです。

ソリューション


ファイル サイズを縮小するには、まず何が VCD ファイルに書き込まれるかについて知る必要があります。 VCD ファイルには、VCD add コマンドにより「monitor list」に信号のロジックの変更を追加するたびに、その情報が書き込まれます。 したがって、信号数または全体的なロジックの変更数を減らすことでファイル サイズを縮小できます。

信号数を減らす場合 :

ModelSim で -r オプションを使用しないでください。 5.1i のマニュアルでは、このオプションを使用するように誤って記載されています。-r オプションは、XPower に追加情報を渡すことなく、VCD ファイルのサイズを増大させてしまいます。 このオプションを使用しなければ、簡単にファイル サイズを縮小でき、シミュレーションのスピードを速めることができます。

シミュレーション時間を短縮する場合 :
  • 必要な時間のみシミュレーションを実行する (必要以上に長い時間、シミュレーションを実行しないなど)
  • 必要な時間のみ再帰信号をシミュレーションする (1 周期につき 1 つのクロックをシミュレーションするなど)

VCD add コマンドは、VCD ファイルの冒頭にしか使用できません。したがって、シミュレーション時間の 99% は、デザイン内のほとんどの信号をシミュレーションできず、最終サイクルでクロックを追加できません。 しかしこの問題は回避できます。XPower では、既存の VCD データを上書きしない VCD ファイルを複数追加できます。 したがって、クロック用、カウンター用、その他にそれぞれ VCD ファイルを作成できます。

たとえば、次のシミュレーションを実行すると想定します。
  • 50ns 間実行する
  • クロック周期が 5ns である
  • 2 ビット カウンターが含まれている
  • ほかのランダム信号が含まれている

つまり、次のようになります。
  • 2 ビット カウンターには 4 つのステートがあるため、4 x 5ns = 20ns 間シミュレーションする必要がある
  • クロックは、1 周期 5ns 間シミュレーションする必要がある
  • ランダム信号は、シミュレーション時間全体を通してシミュレーションする必要がある

ModelSim ウィンドウで、通常どおりにデザインをコンパイルし、ロードします。 その後、次の記述を追加します。

vcd files clock.vcd counter_signals.vcd other_signals.vcd //Creates three VCD files

vcd add -file other_signals.vcd uut/signala //

vcd add -file other_signals.vcd uut/signalb //Adds any other signals in your testbench that will not be added into the other VCD files

run 30 ns

vcd add -file counter_signals.vcd uut/count* //Adds all the counter signals (they begin with the name count)

run 15 ns

vcd add -file clock_signals.vcd uut/clk //Adds the clock signals

run 5 ns

quit -f

信号の追加順序に注意してください。クロックは最終周期にのみ追加されています。 クロックを最初の周期に追加する場合は、VCD ファイル サイズが縮小されたことを最大限に生かすために、VCD ファイルに遷移が追加されないようにする必要があります。これには VCD off コマンドを使用します。 詳細については、ModelSim コマンド関連のマニュアルを参照してください。

このプロセスの利点 :
  • VCD ファイル全体のサイズを縮小できる。
  • シミュレーション時間を短縮できる。

このプロセスの不利点 :
  • どの信号が再帰信号か、周期はどれぐらいかなど、デザインに関する詳細な知識が必要。
  • ModelSim の DO/TCL ファイルを用意する時間が必要。
  • デザインに関する知識が不十分な場合、シミュレーション時間が短かすぎて、間違った情報が XPower に渡されることになる。
AR# 15492
日付 12/19/2012
ステータス アクティブ
種類 一般
ツール 詳細 概略