UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16519

パッケージ - 共平面性についてと、最大 PCB 反りに対するザイリンクスの推奨事項

説明

  • IC パッケージの用語である「共平面性」の意味
  • パッケージで「反り」が見つかる場合

ソリューション

共平面性とは、着座平面から上方に測定された片側公差域として定義されます。はんだボールがすべて着座平面に対してアラインするわけではないため、このミスアライメントに対する許容範囲が指定されています。

業界標準の共平面性の上限は 0.2 mm (約 8 ミル) です。これは、着座平面からボール表面までのワースト ケース高さが 0.2 mm であることを意味します。ザイリンクス デバイス パッケージは、この上限内に収まります。通常、はんだペースト レイヤーは、共平面性が欠けていることを考慮して作成されるため、すべてのボールがアラインするようになります。 


さまざまなパッケージに対する共平面性の仕様は、次から入手できるパッケージ図に含まれています。

https://japan.xilinx.com/support/package-pinout-files.html

(これらの図で「aaa」仕様を探してください。中には「ccc」仕様のものもあります。)


反りは、熱応力や吸湿の結果、パッケージ外形が曲がったり平坦ではなくなったりすると発生します。これは、取り付け問題の原因となります。共平面性が低いと、反り問題が悪化することがあります。

ザイリンクスでは、PCB 面における最大の反りに対して仕様を提供していません。共平面性の仕様にできるだけ近づけるようにすることが推奨されます。

リフロー状況に関連する複数の問題が、過度の反りの原因となることがあります。ザイリンクス パッケージに対してリフローはんだ付けを実行する際には、『デバイス パッケージ ユーザー ガイド』 (UG112) のガイドラインにできるだけ沿うことが推奨されます。

AR# 16519
日付 02/21/2017
ステータス アクティブ
種類 一般
デバイス
  • Other Products
このページをブックマークに追加