UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16717

12.1 Timing Analyzer/制約- PERIOD 制約が解析されない

説明

デザインに PERIOD 制約を 2 つ配置しました。このうち 1 つを同期エレメント間のパスに付けましたが、ツールで解析されません。解析された PERIOD 制約には、解析されなかった PERIOD 制約との関係が含まれていません。

なぜ最初の PERIOD 制約がツールで解析されないのですか。

ソリューション

PERIOD 制約を個別に解析した場合、デザインの正しい部分が制約されているように見えますが、同時に解析すると 1 つの制約に対してすべてのパスが解析され、もう一方の制約に対してはパスが解析されません。つまり、各タイム グループではエレメントが共有され、PCF ファイルの最後の PERIOD 制約が優先的に解析されます。

この問題を回避するには、次の手順に従います。

1. FROM:TO 制約を作成して、この 2 つの PERIOD 制約のうちの 1 つと置き換えます。

2. PRIORITY キーワード をこれら 2 つの PERIOD 制約に使用して、優先順位をインプリメンテーション実行前に設定します。

タイミング制約の詳細は、『Timing Constraints User Guide』を参照してください。 http://japan.xilinx.com/support/documentation/sw_manuals/xilinx11/ug612.pdf

AR# 16717
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加