UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17006

CPLD XC9500、CoolRunner XPLA3、CoolRunner-II - ザイリンクス CPLD の最小タイミング値について

説明

キーワード : Speed, grade, スピード, グレード

ザイリンクス CPLD の最小タイミング値を教えてください。
データ シートにはワースト ケース タイミングのみが記載されています。

ソリューション

パスの最小タイミングを求める場合は、指定した規模のデバイスに対して最大スピード グレードのデバイスを指定し、データ シートで最大スペックを参照します。 最小値は、最大値の 1/4 以上になります。


-10 スピード グレードの CoolRunner-II 384 マクロセル デバイスの Clock-to-Out パスを決定するには、次の手順に従ってください。
1. XC2C384 のデータシートを開き、Tco (Clock-to-Out) を検索します。

2. 最大スピード グレードの Tco を調べます。(この集積度では -7 が最大)
3. この値に 0.25 掛けた結果が Tco の最小値となります。

最大のスピード グレードを使用する理由は、最大スピード グレードの要件を満たすことができないタイミング パスが 1 つでもあると、そのデバイスはスピード グレードが低いとみなされてしまうためです。

その他の CPLD に関するよくある質問については、(Xilinx Answer 24167) の CPLD FAQ を参照してください。
AR# 17006
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加