UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 1707

CPLD XC9500 CoolRunner-II - 最小リセット信号パルス幅について

説明

キーワード : XC9500, 9500, minimum, reset, 最小, リセット

重要度 : 標準

概要 :
Xilinx CPLD の最小リセット パルス幅はいくつですか。

ソリューション

XC9500/XL/XV

最小リセット パルス幅は、Pad-to-Pad Delay (Tpd) の値と等しくなります。 この値はデバイスのデータ シートに記載されています。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_display.jsp?category=/Data+Sheets/CPLD+Device+Families&iLanguageID=2

CoolRunner XPLA3, CoolRunner-II

最小リセット パルス幅は積項のクロック パルス幅と等しくなります (XPLA3 では Tplh および CR-II では Tpcw)。 この値はデバイスのデータ シートに記載されています。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_display.jsp?category=/Data+Sheets/CPLD+Device+Families&iLanguageID=2
AR# 1707
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般