AR# 18095

|

Spartan-3/-3E - 3.3V の LVDS または LVPECL デバイスを Spartan-3/-3E にインターフェイスさせることは可能か

説明

Spartan-3/-3E では、LVDS_25 と LVPECL_25 のみがサポートされています。Spartan-3/-3E FPGA に 3.3V の LVDS または LVPECL デバイスをインターフェイスさせることはできますか。

ソリューション


Spartan-3/-3E デバイスでは、LVDS_25 および LVPECL_25 のみがサポートされているので (Spartan-3E の LVPECL_25 サポートは入力のみ)、LVDS_33 および LVPECL_33 の I/O バッファーはインスタンシエーションできません。LVDS_25 と LVDS_33、LVPECL_25 と LVPECL_33 の入力仕様は同じなので、Spartan-3/-3E で LVDS_33 および LVPECL_33 信号をそれぞれ LVDS_25 および LVPECL_25 の入力に接続できます。

差動入力バッファーには VCCAUX から電源を供給し、VCCO には依存しないので、デバイスを破損することなく LVDS_25 および LVPECL_25 入力バッファーを 3.3V バンクに配置できます。また、3.3V バンクに LVDS_25/LVPECL_25 入力バッファーをインスタンシエートしても、ソフトウェア エラーは発生しません。

注記 : Spartan-3E で DIFF_TERM を使用する場合は、内部終端ネットワークが VCCO が 2.5V であることを想定してバイアスされるので、バンクの電圧は 2.5V に設定する必要があります。Spartan-3E の入力のみの差動ピンでは、DIFF_TERM はサポートされません。外部差動終端を使用している場合は、LVDS_25 および LVPECL_25 入力は 2.5V または 3.3V バンクに配置できます。DIFF_TERM の詳細は (ザイリンクス アンサー 19627) を参照してください。

Spartan-3A/-3AN/-3A DSP デバイスでは、DIFF_TERM を 2.5V バンクまたは 3.3V バンクで使用できます。3.3V バンクを使用する方が、DIFF_TERM 抵抗がより正確にキャリブレーションされます。値の詳細はデータシートを参照してください。

Spartan-3/-3E の差動出力バッファーは、2.5V の VCCO でのみ LVDS I/O 仕様を満たして動作するよう設計されているので、2.5V バンクに配置する必要があります。3.3V バンクに LVDS_25 または LVPECL_25 出力バッファーをインスタンシエートすると、ソフトウェア エラーが発生します。

LVDS_25_DCI 差動入力バッファーおよび出力バッファーは、基準抵抗と DCI 終端抵抗が VCCO が 2.5V であることを想定してバイアスされるので、2.5V バンクに配置する必要があります。

LVPECL 3.3V ドライバーをザイリンクス 2.5V 差動レシーバーに接続する方法については、アプリケーション ノート (Xilinx XAPP696)『Interfacing LVPECL 3.3V Drivers With Xilinx 2.5V Differential Receivers』を参照してください。

LVDS と LVPECL の仕様および抵抗終端については、データシートの「DC 特性およびスイッチ特性」を参照してください。

Spartan-3 FPGA データシートは、次のサイトから参照できます。
http://japan.xilinx.com/xlnx/xweb/xil_publications_index.jsp


Spartan-3E FPGA データシートは、次のサイトから参照できます。
http://japan.xilinx.com/xlnx/xweb/xil_publications_index.jsp

AR# 18095
日付 02/28/2013
ステータス アクティブ
種類 一般
デバイス
People Also Viewed