UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18391

7.1i CPLD CoolRunner XPLA3、CPLDFit - 「Error:Cpld:6 Cannot assign Output Pin DOUT to Pin 20」というエラー メッセージが表示される

説明

キーワード : 6.3i, 6.2i, 6.1i, CPLD:6, error, JTAG, pins, functionality, TDO, TDI, TCK, TMS, reserve, ISP, LOC, user, IO, I/O. エラー, ピン, 機能, 予約, ユーザー

重要度 : 標準

概要 :
デザインをインプリメントすると、次のようなエラー メッセージが表示されます。

"ERROR:Cpld:6 - Cannot assign Output Pin <my_signal> to Pin X (FBy_z). This pin does not support the functionality of that signal."

ソリューション

このエラーは、[Reserve ISP Pins] オプションをオフにしないで JTAG ピンを I/O に固定しようとすると発生します。 このオプションはデフォルトでオンになっています。これは、JTAG ピンが JTAG 専用に指定されていることを示します。

JTAG ピンが予約されているかどうかを確認するには、JEDEC ファイルをテキスト エディタで開き、ファイルの最後の方に「Note ISP bit *」という行があるかどうか探します。 ISP ビットの値は、その行の最後の数値で表されます。

ISP ビットが 1 の場合、ISP ピンは予約されています。

ISP ビットが 0 の場合、ISP ピンを I/O として使用できます。

例 :

Note ISP bit *
L024480 1*

2 行目の最後の数値は、 JTAG ピンが予約されていることを表します。

ポート イネーブル ピンを使用し、JTAG ピンを I/O として使用するには、(Xilinx Answer 8455) を参照してください。
AR# 18391
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加