UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18648

System Generator for DSP - デザインを合成すると、System Generator for DSP で推論したグローバル クロック バッファがまったくない理由

説明

キーワード : SysGen, MATLAB, Simulink, clock, buffer, global, cores, black, box, blackbox, クロック, バッファ, グローバル, コア, ブラック, ボックス

重要度 : 標準

概要 :
デザインを合成すると、System Generator for DSP で推論したグローバル クロック バッファがなくなります。

ソリューション

この問題は、通常合成可能なコードがデザインに含まれていないために発生します。 System Generator for DSP ではコアを使用するため、デザインには HDL に関連させたコアのネットリストのみを含めることができます。 合成ツールには、ネットリストを読み込めないものもありますが、この場合コアがブラック ボックスとして認識されるだけなので、クロック バッファが必要かどうかは判断できません。

XST でコアを読み込むオプションをオンにすると、この問題を回避できます。 ネットリストを読み込めるかどうかは、ご使用の合成ツールのマニュアルを確認してください。 このオプションがない場合は、クロック付きロジックの HDL をデザインに追加すると、合成ツールでグローバル クロック バッファが追加されます。
AR# 18648
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加