UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18797

6.2i CPLD FPGA タイミング シミュレーション - 「Vsim - instance does not have generic named 'tperiod_clk_posedge', failed to find matching specify timing constraint」というエラー メッセージが表示される

説明

キーワード : FPGA, CPLD, CoolRunner-II, timing, simulation, ModelSim, タイミング, シミュレーション

重要度 : 標準

概要 :
タイミング シミュレーションを実行すると、次のようなエラー メッセージが表示されます。

VHDL

"** Error: (vsim-SDF-3240) watch_timesim.sdf(361): Instance '/uut/lsbcnt_0_mc_reg' does not have a generic named 'tperiod_clk_posedge'.
# ** Error: (vsim-SDF-3240) watch_timesim.sdf(1792): Instance '/uut/lsbcnt_1_mc_reg' does not have a generic named 'tperiod_clk_posedge'.
# Error loading design."

Verilog

"# ** Error: (vsim-SDF-3262) watch_timesim.sdf(377): Failed to find matching specify timing constraint.
# ** Error: (vsim-SDF-3262) watch_timesim.sdf(491): Failed to find matching specify timing constraint.
# ** Fatal: (vsim-SDF-3445) Failed to parse SDF file 'watch_timesim.sdf'."

ソリューション

1

6.1i から 6.2i にアップグレードした場合は、シミュレーション ライブラリもアップデートしてください。 最新版の ModelSim MXE を使用している場合は、既にライブラリがコンパイルされています。 6.2i がリリースされた時点での最新バージョンは 5.7g です。

ModelSim のシミュレーション ライブラリの入手方法およびアップデート方法については、(Xilinx Answer 2561) を参照してください。

2

デュアル エッジ レジスタを搭載した CoolRunner-II を使用したデザインの場合は、タイミング ネットリストのバグが原因でこのエラーが発生します。

この問題は、最新版の 6.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.2i サービス パック 1 以降に含まれます。
AR# 18797
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加