UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19181

モジュール デザイン - クロックが最上位ロジックを駆動していない場合のグローバル バッファ (BUFG/IBUFG) の推論方法について

説明

キーワード : IBUFG, infer, XST, Synplify, LeonardoSpectrum, global, routing, 推論, グローバル, 配線

重要度 : 標準

概要 :
一般に、最上位信号のグローバル バッファを推論する場合、その信号は少なくとも 1 つのフリップフロップのクロック入力に接続されている必要があります。 モジュール デザインでは、最上位デザインがブラック ボックスであり、クロック信号を駆動するためのフリップフロップがない場合があります。 このため、クロックにローカル配線を使用すると、次のような警告メッセージが表示されます。

"WARNING:XdmHelpers:625 - No instances driven from signal "clk" are valid for
inclusion in TNM group "clk". A TNM property on a pin or signal marks only
the flip-flops, latches and/or RAMs which are directly or indirectly driven
by that pin or signal."

"WARNING:Place:410 - The input design contains local clock signal(s). To get the
better result, we recommend users run map with the "-timing" option set
before starting the placement."

モジュール デザインでは、グローバル バッファをインスタンシエートするか、合成制約を使用して、クロック信号を指定する必要があります。 各合成ツールでの指定方法を教えてください。

ソリューション

1

XST

clock_buffer 制約を使用して、グローバル バッファを使用する信号を指定します。

clock_buffer 属性の使用方法については、次のサイトから『XST ガイド』および『制約ガイド』を参照してください。
http://www.xilinx.co.jp/support/software_manuals.htm

2

Synplify

syn_isclock 制約を使用して、ブラック ボックス ポートの 1 つをクロックに指定できます。 これにより、Synplify で制約の適用された信号がクロックであると認識されます。 詳細については、(ザイリンクス アンサー #1561) を参照してください。

IBUFG -> DLL -> BUFG の接続を使用する場合は、xc_clockbuftype 制約を使用する必要がある場合があります。 詳細については、(Xilinx Answer 688) を参照してください。

3

LeondardoSpectrum

buffer_sig 制約を使用して、グローバル バッファを使用する信号を指定します。 buffer_sig 制約の使用方法については、(Xilinx Answer 4330) のソリューション 2 を参照してください。
AR# 19181
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加