UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19337

ChipScope Pro Analyzer - 「INFO: Found 0 Core Units in the JTAG device Chain」というエラー メッセージが表示される

説明

ChipScope Analyzer を実行しても、コア ユニットが検出されず、次のようなメッセージが表示されます。

"INFO: Found 0 Core Units in the JTAG device Chain"

これはなぜですか。

ソリューション


ChipScope Analyzer ツールでコア ユニットが検出されない場合、いくつかの理由が考えられます。ChipScope Analyzer ソフトウェアでは、デバイスに含まれるコアの数と種類を示すステータス ワード用に JTAG チェーンをポーリングします。これは、JTAG ノイズまたはデザインのコアのタイミング問題の影響を受けることがあります。これらの問題により、読み出されるステータス ワードが破損する可能性があります。次の問題がないかどうか確認してください。

ソリューション 1

コアが適切にインプリメントされているか、またはコアが存在しているかどうかを、次の手順に従って確認します。

1. FPGA Editor (配置配線後) を起動します。

2. [Tools] → [ILA] をクリックします。プローブ済み信号のリストが表示されます。ILA コアがないことを示すエラー メッセージが表示された場合、デザインに ChipScope コアは含まれていません。デザインにコアがインプリメントされていない理由を調べる必要があります。合成レポートおよび変換レポートに、ChipScope ILA コアおよび ICON コアを含むすべてのネットリストが正しくインプリメントされているかが示されています。


FPGA Editor でコアを検出でき、CORE Generator フローを使用している場合は、次の合成およびインプリメンテーション オプションを使用すると問題を回避できることがあります。


XST

-keep_hierarchy No
-read_cores No


変換/NGDBuild

-insert_keep_hierarchy オプションを削除


MAP

-ignore_keep_hierarchy




ソリューション 2
ChipScope Analyzer ではなく、iMPACT を使用して FPGA をプログラムすると、問題を解決できる場合があります。
次の手順を実行します。

1. iMPACT を起動して FPGA をプログラムします。

2. iMPACT を閉じます。

3. ChipScope Analyzer を実行します。



ソリューション 3

ChipScope Pro 6.2 を使用している場合、XCFxxP/Platform フラッシュがチェーンに含まれているときに見られる既知の問題があります。(ザイリンクス アンサー 19578) を参照してください。



ソリューション 4

JTAG チェーンに System ACE MPM が含まれている場合は、既知の問題があります。コア ユニットが検出されない可能性があります。この問題を回避するには、ChipScope プロジェクト ファイル (.cpj) に次の行を挿入し、ケーブルを開く前に読み込みます。

avoidUserRegDeviceX=1,2

X を、V50E デバイスの位置インデックス番号で置き換えてください。チェーンの最初のデバイスのインデックスは 0 です。V50E デバイスのスキャンをスキップするメッセージが ChipScope ログに表示されます。

アップデートされた CPJ ファイルを使用するには、上記のソリューション 2 の手順に従います。ChipScope Analyzer を起動したら、ほかの動作をする前に、まずこの CPJ ファイルを読み込みます。



ソリューション 5

コンフィギュレーション オプションが適切に設定されていないために、ChipScope Analyzer でコアを検出できない場合があります。BitGen オプションの LCK_cycle (Project Navigator では [Release DLL] オプション) が Nowait に設定されていない場合、GWE の解放と共に ChipScope コアが初期化されるため、ChipScope Analyzer でコアが検出されないことがあります。このオプションを、デフォルトの Nowait に設定してください。



ソリューション 6

ボードの複数の FPGA の DONE ピンが結合されていると、コンフィギュレーションされていないデバイスおよびコンフィギュレーションがまだ完了していないデバイスにより DONE が Low に維持された場合に、このエラーが発生することがあります。この問題を回避するには、ボードのすべての FPGA がコンフィギュレーションされているか、ターゲット デバイスで DriveDONE オプションを設定する必要があります。


ソリューション 7

ILA のクロックとして使用されているクロックに PERIOD 制約が設定されてているかどうかを確認します。ISE ソフトウェア プロジェクトでこのネットに制約を設定していない場合、ChipScope 制約が正しく適用されず、コアで認識されないことがあります。


ソリューション 8

JTAG チェーンに含まれるザイリンクス以外のデバイスを確認します。ChipScope Analyzer の GUI でザイリンクス以外のデバイスの命令レジスタ幅を入力する必要があります。命令レジスタ幅は、デバイスの BSDL ファイルで確認できます。次のような行があるはずです。


attribute INSTRUCTION_LENGTH of <entity name> : entity is XX;

命令レジスタ幅を入力しないと、Analyzer で JTAG オフセットが正しく設定されず、デバイスや ChipScope コアが特定されません。

** ザイリンクス以外のデバイスでオプションの TRST JTAG ピンが使用されている場合、ChipScope Pro Analyzer でこのピンを High に接続しておく必要があります。


ソリューション 9

デフォルトの JTAG TCK 周波数がチェーン内のそのデバイスに対して高すぎる可能性があります。24MHz に設定されていることがありますが、これは BSDL ファイルで定義されたチェーン内のデバイスの最大 TCK 速度を超えていることがあり、JTAG ラインのシグナル インテグリティ問題を悪化させることがあります。このため、コアが認識されない可能性があります。ケーブルに接続するときは、ケーブル接続ダイアログ ボックスの [Speed] 設定を確認してください。3MHz に設定すると、ほとんどのチェーンで問題がなくなります。

TCK のデフォルト設定を変更するには、cs_analyzer.ini ファイルを変更する必要があります。このファイルは、Windows の場合は C:\Documents and Settings\<username>\.chipscope ディレクトリ、Linux の場合は $home\.chipscope ディレクトリにあります。デフォルトの速度を 3MHz に設定するには、次のように変更します。

xilinx_platformusb.FREQUENCY=3000000

openTarget.0=xilinx_platformusb PORT\=USB21 FREQUENCY\=3000000
AR# 19337
日付 02/25/2013
ステータス アクティブ
種類 一般
このページをブックマークに追加