UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19352

LogiCORE FIFO Generator v1.1 - SimPrim で「xilinx/ verilog/src/simprims/X_FF.v(43): $recovery( negedge SET:693111881 ps, posedge CLK &&&...」というタイミング エラー メッセージが表示される

説明

キーワード : COREGen, CORE Generator, asynchronous, FIFO, synchronous, parameters, simulation, SimPrim, 非同期, 同期、パラメータ

重要度 : 標準

概要
FIFO Generator コアの Verilog ゲート レベルおよびタイミング シミュレーション中に、次のようなエラー メッセージが表示されます。

"# ** Error: /Xilinx/verilog/src/simprims/X_FF.v(43): $recovery( negedge SET:693111881 ps, posedge CLK &&& (set_clk_enable == 1):693112014 ps, 768 ps ); FAIL_TIME: 693112014ps"

ソリューション

このエラー メッセージは無視しても問題ありません。

このエラーは、FIFO に含まれる、セットアップ/ホールド タイムに違反するような設定のフリップフロップが原因で発生します。 これらのフリップフロップに Async_Reg 属性が正しく付けられていても、エラーは発生します。 FIFO Generator コアでは、この違反によってファンクションまたはタイミング エラーが影響を受けるようには設計されていません。

AR# 19352
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加