UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19766

LogiCORE PCI Express Endpoint - Virtex-II Pro デバイスでの TX_PREEMPHASIS および TX_DIFF_CTRL の設定は 仕様に準拠しているか

説明

キーワード : De-emphasis, emphasis, base, specification, デエンファシス, エンファシス, 仕様, スペック

Virtex-II Pro デバイスに LogiCORE PCI Express Endpoint コアを使用した場合、TX_PREEMPHASIS および TX_DIFF_CTRL は何に設定されていますか? これは仕様に準拠していますか。

ソリューション

LogiCORE PCI Express Endpoint では、TX_PREEMPHASIS が 3 に、 TX_DIFF_CTRL が 500mV に設定されています。 これは、プリエンファシスによって強化された連続した極性ビットの最初のビットが 1,330mV (500mV x 2 + ((500mV x 2) の 33%)) に達することを表します。 これは、PCI Express の仕様に違反することになりませんか。

PCI Express 仕様のセクション 4.3.2.3 は、次のとおりです。

De-emphasis must be implemented when multiple bits of the same polarity are output in succession. Subsequent bits are driven at a differential voltage level 3.5 dB (+/-.5 dB) below the first bit. Note that individual bits, and the first bit from a sequence in which all bits have the same polarity, must always be driven between the Min and Max values as specified by VTX-DIFFp-p in Table 4-5.

表 4-5 では、VTX-DIFFp-p (差動ピーク間出力電圧) が 800mV ~ 1,200mV の範囲にあります。

仕様では、ノイズのない波形になるようデエンファシスを使用しています。 これは、連続した極性ビットの 2 つ目のビットが最初のビットより下の 3.5dB で駆動されることを表します。

Virtex-II Pro デバイスでは、プリエンファシスを使用し、2 つ目のビットと相対的に最初のビットが強調されます。 波形に与える影響は、プリエンファシスもデエンファシスも同じです。 デエンファシスが信号の低周波数コンポーネントを減衰するのに対し、プリエンファシスは高周波数コンポーネントを強調します。 ただし、TX_DIFF_CTRL が 500mV に設定されていると、最初のビットが 1,330mV に強化される可能性があります。

最後の方で信号の実効値が影響を受けるのは、TX_PREEMPHASIS の設定だけではありません。 トレースの長さ、幅、材質、そして送信ドライバがどの程度ロードされるかによっても影響されます。

ザイリンクスでは、トレース トポロジとスタックアップに関する限り、PCI Express を使用した場合のボードのレイアウトについては特に指示していません。 このため、PCI Express コアの TX_PREEMPHASIS と TX_DIFF_CTRL のデフォルト設定ではうまくいかないことがあります。 PCI Express コアを使用する場合は、ボードで正確に動作するよう TX_PREEMPHASIS と TX_DIFF_CTRL の値を計算する必要があります。 『PCI Express Base Specification』の第 4 章に記載されているように、ノイズのない波形ができるような設定にしておく必要があります。

TX_PREEMPHASIS と TX_DIFF_CTRL の設定は、FPGA Editor または UCF ファイルで変更できます。

FPGA Editor
1. FPGA Editor で配置配線済みのデザインを開きます。
2. PCI Express 1 レーン コアまたは 4 レーン コアに使用されている MGT をダブルクリックし、MGT の属性を表示します。
3. 属性を変更できるよう FPGA Editor のモードを [Read/Write] に変更します。
4. TX_PREEMPHASIS と TX_DIFF_CTRL の設定を変更します。
5. NCD ファイルを保存し、このファイルで BitGen を実行します。 インプリメンテーションに時間がかかるようであれば、FPGA Editor で値を変更すると便利です。 FPGA Editor の使用法については、ツールのヘルプを参照してください。

UCF 制約

1 レーン コアの場合、UCF ファイルに次の文を追加します。

INST "pci_exp_ep/plm/mgt/GST0" TX_PREEMPHASIS = "0 or 1 or 2 or 3";
INST "pci_exp_ep/plm/mgt/GST0" TX_DIFF_CTRL = "400 or 500 or 600 or 700 or 800";


4 レーン コアの場合、UCF ファイルに次の文を追加します。

INST "pci_exp_ep/plm/mgt/GST0" TX_PREEMPHASIS = "0 or 1 or 2 or 3";
INST "pci_exp_ep/plm/mgt/GST1" TX_PREEMPHASIS = "0 or 1 or 2 or 3";
INST "pci_exp_ep/plm/mgt/GST2" TX_PREEMPHASIS = "0 or 1 or 2 or 3";
INST "pci_exp_ep/plm/mgt/GST3" TX_PREEMPHASIS = "0 or 1 or 2 or 3";

INST "pci_exp_ep/plm/mgt/GST0" TX_DIFF_CTRL = "400 or 500 or 600 or 700 or 800";
INST "pci_exp_ep/plm/mgt/GST1" TX_DIFF_CTRL = "400 or 500 or 600 or 700 or 800";
INST "pci_exp_ep/plm/mgt/GST2" TX_DIFF_CTRL = "400 or 500 or 600 or 700 or 800";
INST "pci_exp_ep/plm/mgt/GST3" TX_DIFF_CTRL = "400 or 500 or 600 or 700 or 800";

コア内部で、デフォルトの設定が UCF ファイルの制約に置き換えられます。

TX_PREEMPHASIS および TX_DIFF_CTRL の設定については、Virtex-II Pro の『RocketIO トランシーバ ユーザー ガイド』を参照してください。
AR# 19766
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加