AR# 20017

LogiCORE IP SPI-4.2 (POS-PHY L4) - SPI-4.2 コアでサポートされている I/O 規格 (IOSTANDARD)

説明

どの I/O 規格 (IOSTANDARD) が SPI-4.2 コアでサポートされていますか。

ソリューション


適切な I/O 規格を定義するには、それらをユーザー制約ファイル (UCF) に追加する必要があります。UCF のフォーマット例は次のとおりです。

NET ''RDat_P(0)'' IOSTANDARD = LVDS_25_DCI;

この例では、RDat_P(0) ビットに、内部デバイス終端のある 2.5V LVDS の I/O を定義しています。

サポートされているそのほかの規格を次に示します。信号の各グループには、デバイス ファミリごとに異なる規格が設定されています。Virtex-6 FPGA では LVTTL はサポートされません。Virtex-7 および Kintex-7 の場合、LVDS は 1.8V High-Performance I/O バンクでのみサポートされ、LVTTL および LVDS_25 は High-Range I/O バンクでのみサポートされます。

SysClk

Virtex-4: LVPECL_25, LVDS_25, LVDS_25_DCI

Virtex-5: LVPECL_25, LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-6: LVPECL_25, LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-7, Kintex-7: LVDS, LVDS (DIFF_TERM), LVDS_25, LVDS_25 (DIFF_TERM)

RStat, RSClk

Virtex-4: LVTTL, LVDS_25, LVDS_25_DCI

Virtex-5: LVTTL, LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-6: LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-7, Kintex-7: LVTTL, LVDS, LVDS (DIFF_TERM), LVDS_25, LVDS_25 (DIFF_TERM)

TStat, TSClk

Virtex-4: LVTTL, LVDS_25, LVDS_25_DCI

Virtex-5: LVTTL, LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-6: LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-7, Kintex-7: LVTTL, LVDS, LVDS (DIFF_TERM), LVDS_25, LVDS_25 (DIFF_TERM)

TDat, TDClk, TCtl

Virtex-4: LVDS_25, LVDS_25_DCI

Virtex-5: LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-6: LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-7, Kintex-7: LVDS, LVDS (DIFF_TERM), LVDS_25, LVDS_25 (DIFF_TERM)

RDat, RDClk, RCtl

Virtex-4: LVDS_25, LVDS_25_DCI

Virtex-5: LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-6: LVDS_25, LVDS_25 (DIFF_TERM)

Virtex-7, Kintex-7: LVDS, LVDS (DIFF_TERM), LVDS_25, LVDS_25 (DIFF_TERM)

Revision History
2009 年 4 月 13 日 - 初版リリース
2009 年 6 月 24 日 - Virtex-6 の情報を更新
2010 年 5 月 3 日 - Spartan-6 の情報を更新、Virtex-II/-II Pro を削除
2011 年 3 月 1 日 - Virtex-7 および Kintex-7 を追加し、Spartan-6 を削除
2011 年 3 月 16 日 - Virtex-7 および Kintex-7 I/O の I/O 規格の説明を更新
2011 年 8 月 26 日 - LVDS_25 規格を Virtex-7 および Kintex-7 に追加
AR# 20017
日付 12/15/2012
ステータス アクティブ
種類 一般
IP