UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20243

10.1 Timing Analyzer - trce -s min を実行するとマイナスの clock-to-out 値が出る

説明

キーワード : , clock, to, out, min, negative, time, クロック, 最小, 負

Virtex-II Pro デバイスの場合、trce -s min を実行して、最小 clock-to-out 値を計算すると、結果がマイナスの値になりました。同期 chip-to-chip インターフェイスの場合、マイナスの clock-to-out 値だと、ダウンストリーム デバイスにマイナスのホールド タイムが必要になります。大抵のコンポーネントでは、ホールド タイムは最低でも 0ns です。 タイミング レポートによると、ベストケース条件で Virtex-II Pro をほかのデバイスとインターフェイスしている場合、マイナスの clock-to-out タイムが生成されないことになっています。

ソリューション

Tdcmino 遅延が -min スピードには大きすぎます。これによりクロック遅延が相殺され、clock-to-out にデータ遅延のみが残ります。大きさは、ほぼ -7 Tdcmino にまで達しているようです。この問題は、次のリリースで修正される予定です。

この問題を回避するには、ボードの温度および電圧でタイミング シミュレーションを実行します。この結果の 40%、またはワースト ケース タイミング解析の 40% を最小 clock-to-out タイムとします。

マイナスの clock-to-out タイムに関しては、デバイスがそれほど高速に動作することはないので、特に心配する必要はありません。マイナスの clock-to-out 値が大きすぎる場合は、セットアップ チェックが誤ったクロック エッジを基準に行われている可能性があります。デザインによっては、フリップフロップの出力のデータはクロック サイクルごとに 1 回しか変化しないので、クロック エッジの前にデータが有効になる場合もありますが、次のクロック エッジの前の同じ地点までは有効であるはずです。また、最小スピード グレードでは Tdcmino の値はオフなので、クロック ツリーが 0 となり、結果は IOB またはスライス内の各フリップフロップの clock-to-out タイムとなります。
AR# 20243
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加