UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 212

FPGA Configuration - FAST CCLK によるデータ フレームのエラーが生じる (INIT が Low になる)。 XC4000 CCLK の周波数は何ですか

説明

キーワード : CCLK, config, FPGA, XC4000, speed, frequency, fast, slow, mode, 4000, コンフィギュレーション, スピード, 周波数, 高速, 低速, モード

重要度 : 標準

概要 :
FPGA は、オプションで CCLK スピードをコントロールします。 XC4000 デバイスは、マスタ モードのとき 2 種類のスピードでコンフィギュレーション データをデバイスへ送信するコンフィギュレーション クロック (CCLK) を生成します。 CCLK の周波数の範囲を教えてください。

PROM または 別のメモリ デバイスがこのスピードで動作しない場合、コンフィギュレーションのセットアップ タイム要件に違反してエラーになる可能性があります。

ソリューション

デフォルトの低速モードの場合、周波数の範囲は 0.5 MHz から 1.25 MHz です。高速モードでは、4 MHz から 10 MHz です。 XC4000X ファミリの FPGA は、高速モードでも 15 MHz で実行できます。

問題の原因を確認するため、CCLK スピードをデフォルトの SLOW に戻してください。 PROM またはその他のメモリ デバイスの動作規格を調べてください。
AR# 212
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般