UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21200

CPLD CoolRunner-II - 分周クロックの作成方法

説明

キーワード : CoolRunner-II, clock, divide, even, odd, dual, edge, クロック, 分周, 奇数, 偶数, デュアル エッジ

重要度 : 標準

概要 :
CoolRunner-II で、偶数または奇数で分周されるクロックを生成するには、どうしたらいいですか。

ソリューション

偶数のクロック分周の場合、外部から供給された 1 つのグローバル クロックを標準の値で分周するため CoolRunner-II CPLD アーキテクチャ (128 以上のマクロセル) に回路が含まれています。 分周には、2、4、6、8、10、12、14、16 を使用できます。 この機能は、GCK2 ピンで使用できます。 生成されたクロックのデューティ サイクルは、すべての分周に対して 50-50 です。

奇数のクロック分周の場合でも、偶数のクロック分周器を使用します。 目的のクロック分周器の 2 倍で分周してから、マクロセルのデュアル エッジ フリップフロップを利用します。 たとえば、3 で分周するクロックの場合、まず 6 で分周し、問題のフリップフロップがデュアル エッジになるよう設定します。こうすると、クロックが 3 で分周されます。

CoolRunner-II のクロック リソースの詳細は、次のデータシートを参照してください。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_display.jsp?category=/Data+Sheets/CPLD+Device+Families/CoolRunner-II&iLanguageID=2
AR# 21200
日付 01/30/2013
ステータス アクティブ
種類 一般
このページをブックマークに追加