UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21200

CPLD CoolRunner-II - 分周クロックの作成方法

説明

CoolRunner-II で奇数および偶数でクロックを分周する方法を教えてください。

ソリューション

偶数でクロックを分周する場合、外部供給のグローバル クロックを標準値で分周するための回路が CoolRunner-II CPLD アーキテクチャに組み込まれています。 

分周値は 2、4、6、8、10、12、14、16 です。この機能は GCK2 ピンで利用できます。生成されるクロックは、すべての分周で 50% デューティ サイクルになります。 

 

奇数でクロックを分周する場合も、偶数の分周値を使用できます。分周したい値を倍にして、マクロセルのデュアル エッジ フリップフロップを利用します。 

たとえば、3 でクロックを分周したい場合は、6 で分周し、マクロセルのフリップフロップをデュアル エッジにコンフィギュレーションして、それからクロックを 3 で分周します。 

 

CoolRunner-II のクロッキング リソースについては、デバイスのデータシートを参照してください。

AR# 21200
日付 02/09/2018
ステータス アクティブ
種類 一般
デバイス
  • CoolRunner-II
このページをブックマークに追加