UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21563

Embedded Tri-mode Ethernet MAC Wrapper v2.1 - 10/100Mb/s で動作する MII または GMII インターフェイスが含まれていると VHDL の変換後、MAP 後、PAR 後のシミュレーションが実行されない

説明

キーワード : Tri-mode, Ethernet, MAC, TEMAC, PHYEMAC0MIITXCLK, VHDL, SimPrim, MII, GMII, 10/100

重要度 : 標準

概要 :
10/100Mbps で動作する MII インターフェイスとトライスピード モードで動作する GMII インターフェイスを含む、PHYEMAC#MIITXCLK クロックを使用した Virtex-4 Tri-mode Ethernet MAC の VHDL SimPrim シミュレーションがうまく実行されません。 すべての入力は正常なのに、コアが応答しないか、フレームが渡されません。

ビヘイビア シミュレーションは、UniSim モデルを使用しているため、うまく実行されます。 変換後、MAP 後、PAR 後のシミュレーションのみに影響があります。

ソリューション

EMAC の VHDL SimPrim SmartModel (simprim_SMODEL_mti.vhd) で、PHYEMAC#MIITXCLK 信号が SmartModel に渡されないという問題があります。 このため、この信号によりクロックが供給されているロジックが機能せず、シミュレーションでコアが動作しなくなります。

この問題は、ISE 7.1i サービス パック 4 で修正される予定です。
AR# 21563
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加