UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21569

7.1 EDK - プロセッサ IP コア - EDK 7.1 以降の XST を使用すると、OPB SPI コアおよびほかのコアに対して EDK 6.3 より BUFG が 1 つ多く使用される

説明

キーワード : opb_spi_v1_00_c, XST, BUFG

重要度 : 標準

概要 :
EDK 7.1 以降の XST を使用すると、EDK 6.3 より BUFG が 1 つ多く使用されるため、 デザインがフィットしなくなってしまいます。

ソリューション

回避策 :

この BUFG を削除するには、<edk>\hw\XilinxProcessorIPLib\pcores\opb_spi_v1_00_c\hdl\vhdl ディレクトリの spi_module.vhd ファイルに次の属性を追加します。

attribute buffer_type : string;
attribute buffer_type of SCK_SR_local : signal is "none";

これらの属性を追加した後、プロジェクトのデザインを再生成してください。

この回避策は、ほかのプロセッサ IP でも使用できます。その場合、HDL コードの正しい信号に属性を適用してください。
AR# 21569
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加