UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22014

LogiCORE FIFO Generator - データ カウンタの全幅を選択できない

説明

キーワード : CORE Generator, COREGen, IP, update, 7.1i, #3, ip3_h, fifogen, asynchronous, synchronous, common, clocks, memory, block RAM, BRAM, RAMB16, FIFO16, asynch, asymmetric, non-symmetric, first, word, fall, through, fwft, data, count, full, empty, v2.3, v2.2, v3.1, 8.2i, アップデート, 非同期, ブロック, 最初, データ,カウント, フル, 空

FIFO Generator コアを使用すると、使用できるデータ カウント幅が少なくなってしまいます。

例 :
FIFO の幅に 16 を設定した場合、データ カウント全幅を表すため 5 ビットが必要ですが、 使用できるデータ カウント幅は 1 ~ 4 のみです。 データ カウント幅に 5 を選択できません。

ソリューション

FULL と DATA_COUNT を結合すると、全幅にわたるカウンタを作成できます。 DATA_COUNT ビットは、FIFO のワード数をカウントします。 ただし、FULL または EMPTY の場合、DATA_COUNT 値はすべて 0 になってしまうため、 FULL と EMPTY を区別する必要があります。 これには、FULL フラグを使用できます。
AR# 22014
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加