UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22223

LogiCORE Dual Port Block Memory v6.3 - GUI でクロックが立ち下がりエッジのコアを生成できない

説明

キーワード : CORE Generator, generator, ramb, blk, mem, active, negative, xco, parameter, ブロック, メモリ, アクティブ, 立ち下がり, ネガティブ, パラメータ

Dual Port Block Memory Core v6.3 の GUI の 2 ページ目でポート A に対し、[Active Clock Edge] に [Falling Edge Triggered] をクリックしても [Rising Edge Triggered] がオンのままになっています。 このオプションは同時に選択できないはずです。

また、[Falling Edge Triggered] をオンにしてコアを生成しても、立ち上がり エッジのコアが生成されてしまいます。 コアのクロック エッジを確認するには、XCO ファイルを開いて次の行を確認します。

CSET port_a_active_clock_edge=Rising_Edge_Triggered

ソリューション

これは、Dual Port Block Memory コアの GUI の問題です。立ち下りエッジでトリガされるクロックでは、このコアは生成できません。

立ち上がりエッジのコアを生成し、コアの外部でクロック信号を反転させることで、この問題を回避できます。
この問題は、Dual Port Block Memory コアで修正される予定はありません。
AR# 22223
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加