UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22300

LogiCORE SPI-4.2 (POS-PHY L4) v7.4 - リリース ノートおよび既知の問題

説明

このアンサーでは、7.4i IP アップデート 1 でリリースされた SPISPI-4.2 (POS-PHY L4) v8.1 コアのリリース ノートの内容を示します。次の情報が記載されています。

- 新機能

- 修正点

- 既知の問題

インストール手順およびデザイン ツール要件については (ザイリンクス アンサー 22155) を参照してください。

v7.4 の問題を修正するにはパッチが必要です。(ザイリンクス アンサー 23155) を参照してください。

ソリューション

v7.4 での新機能

- Sink コアで連続ダイナミック アライメントをサポート

- ボード レベルのデバッグのため新しい信号ピン (SrcOofOverride) をサポート

- ボード レベルのデバッグのため Sink SPI-4.2 入力の反転をサポート

v7.4 での修正点

CR 217100 : 1 パケット Sink (FIFO) に残っているとき Sink コアが Empty になる

CR 218335 : Sink コアにより FIFO ユーザー インターフェイスにあるデータが重複になる

CR 218336 : SnkFFBurstErr が予期せずアサートされる

一般情報

- SPI-4.2 コアのバージョン 7.4 では Virtex-4 ファミリのみがサポートされます。Virtex-II および Virtex-II Pro デザインの場合は、SPI-4.2 コアの最新版の v6.x シリーズを使用してください。SPI-4.2 IP ラウンジから入手できます。 http://japan.xilinx.com/bvdocs/ipcenter/data_sheet/spi4_2_product_spec.pdf
- バージョン 7.4 のコアは ISE 8.1i サービス パック 1 と互換性があります。

- 1 つのデバイスに複数の SPI-4.2 コアを使用している場合、インスタンスごとに異なるコンポーネント名でコアを生成する必要があります。SPI-4.2 ユーザー ガイドの「Special Design Considerations」の章の複数コアのインストールに関するセクションを参照してください。

(ザイリンクス アンサー 22704) SPI4.2 v7.3 から v7.4 への移行

(ザイリンクス アンサー 22703) SPI4.2 v6.2 to v7.4 への移行

(ザイリンクス アンサー 21386) グローバル クロッキングとリージョナル クロッキングの選択判断基準

(ザイリンクス アンサー 21069) RDClk の最小周波数について

(ザイリンクス アンサー 20430) Virtex-4 を使用した SPI-4.2 v7.1 コアと Lite v2.0.1 コアの消費電力量

(ザイリンクス アンサー 15500) DCM で TSClk の位相を 180 度スキューする方法

(ザイリンクス アンサー 20017) SPI-4.2 コアでサポートされている I/O 規格

(ザイリンクス アンサー 21959) DCM スタンバイ ロジックのある SPI-4.2 デザインをシミュレーションすると「# ** Error: (vsim-3601) Iteration limit reached at time 0 ps.」というエラー メッセージが表示される

(ザイリンクス アンサー 22392) スレーブ クロック モードで Source コアを使用している場合、Sink コアからの汎用クロックではなく、別のマスタ Source コアからのクロックを使用

v7.4 での既知の問題

v7.4 の問題を修正するにはパッチが必要です。詳細は (ザイリンクス アンサー 23155) を参照してください。

コアの生成に関する問題

(ザイリンクス アンサー 15493) SPI-4.2 (PL4) コアを CORE Generator で生成すると次のエラー メッセージが表示される。

"ERROR:Failure to create .sym symbol file. Cannot post process ASY symbol file. File C:\test\5_2i\pl4_core.asy does not exist."

"ERROR: Did not generate ISE symbol file for core <pl4_core>."

制約およびインプリメンテーションの問題

(ザイリンクス アンサー 20000) SPI-4.2 コアで NGDBuild を実行すると、警告および情報メッセージがいくつか表示される

(ザイリンクス アンサー 21439) SPI-4.2 コアでマップを実行すると、警告および情報メッセージがいくつか表示される

(ザイリンクス アンサー 21320)SPI-4.2 コアで PAR を実行すると、警告および情報メッセージがいくつか表示される

(ザイリンクス アンサー 21363) Virtex-4 で SPI4.2 デザインを配線すると PAR でエラーが発生

(ザイリンクス アンサー 20280) SPI-4.2 FIFO ステータス信号の I/O 規格が LVTTL の場合 PAR で配置エラーが発生する

(ザイリンクス アンサー 20040) Timing Analyzer (TRCE) のレポートに「0 items analyzed」というメッセージが表示される

(ザイリンクス アンサー 19999) 「ERROR:BitGen:169 - This design contains one or more evaluation cores for which bitstream generation is not supported.」というエラー メッセージが表示される

(ザイリンクス アンサー 20319) インプリメンテーションを実行すると未定義 I/O (シングルエンド) が LVCMOS になり、NGDBuild で警告がいくつか発生する

(ザイリンクス アンサー 20017) SPI-4.2 コアでサポートされている I/O 規格 (IOSTANDARD) 内部終端が必要な場合は、UCF で定義してください。v7.3 ではこれが wrapper.ucf ファイルであらかじめ定義されていますが、非コメントにしておく必要があります。サポートされている I/O の一覧は (ザイリンクス アンサー 20017) を参照してください。

(ザイリンクス アンサー 21958) DIFF_TERM 制約で「ERROR:NgdBuild:753 - Line 191 in 'test_dynamic_top.ucf': could not find instance...」というエラー メッセージが表示される

シミュレーションに関する一般的な問題

(ザイリンクス アンサー 21409) ダイナミック位相アライメントを使用すると PhaseAlignComplete 信号がアサートされず SnkOof がディアサートされない

(ザイリンクス アンサー 21319) SPI4.2 のサンプル デザインでタイミング シミュレーションを実行すると「TDat Error: Data Mismatch¥というエラー メッセージが複数表示される

(ザイリンクス アンサー 21321) タイミング シミュレーションで「# ** Error: */X_ISERDES SETUP Low VIOLATION ON D WITH RESPECT TO CLK;」というエラーが発生する

(ザイリンクス アンサー 21322) タイミング シミュレーション エラー : セットアップ、ホールド、リカバリ違反が生じる

(ザイリンクス アンサー 21362) Verilog タイミング シミュレーションで TDat が常に 0000 でトレーニング パターンが送信されない

(ザイリンクス アンサー 20030) SPI-4.2 デザインをシミュレーションすると、シミュレーションの最初に複数の警告メッセージが表示される

(ザイリンクス アンサー 15578) NC-Verilog または VCS を使用して PL4 コアをシミュレーションすると、動作が一定しない

(ザイリンクス アンサー 21316) サンプル デザインを使用してタイミング シミュレーションを実行すると DIP2 不一致エラーが発生する

(ザイリンクス アンサー 21959) DCM スタンバイ ロジックのある SPI-4.2 デザインをシミュレートすると SDF を使用したタイミング シミュレーションのみがサポートされる

ハードウェアの問題

(ザイリンクス アンサー 20796) SPI-4.2 コアを使用した場合の Virtex-4 エラッタ (ES デバイスのみ)

(ザイリンクス アンサー 20022) 位相シフト(DCM) 値の最適な IOBDELAY (ISERDES) 値 (SPI4-4.2 Lite コアも対象)

(ザイリンクス アンサー 15442) ダイナミック アライメントを設定した PL4 Sink コアで PhaseAlignComplete をアクティブにできない、同期が失われる、または DIP-4 エラーが発生する

- ハードウェア タイムアウトの評価ライセンスを使用して SPI-4.2 の GUI を CORE Generator で開くと、ポップアップ メッセージが表示されます。ハードウェアが 6 ~ 8 時間でタイムアウトされることが示されますが、実際にはコアは 2 時間しか実行されません。

SPI- 4.2 (PL4) v7.3 の既知の問題

- SPI-4.2 v7.3 コアは廃盤になりました。コアを最新のバージョンにアップグレードしてください。

既存の SPI-4.2 v7.3 の問題については (ザイリンクス アンサー 21918) を参照してください。

SPI- 4.2 (PL4) v7.2 の既知の問題

- SPI-4.2 v7.2 コアは廃盤になりました。コアを最新のバージョンにアップグレードしてください。

SPI-4.2 v7.2 の既知の問題は、(Xilinx Answer 21032) を参照してください。

SPI- 4.2 (PL4) v7.1 の既知の問題

- SPI-4.2 v7.1 コアは廃盤になりました。コアを最新のバージョンにアップグレードしてください。

SPI-4.2 v7.1 の既知の問題は、(Xilinx Answer 20274) を参照してください。

AR# 22300
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加