UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22565

SW-8.1i Virtex-4 PAR - 「ERROR:Place:645 for global clocks in Bank 2 of a Virtex-4 SX55 FF1148」というエラー メッセージが表示される

説明

キーワード : IOB

FF1148 パッケージの Virtex-4 SX55 を使用したデザインで PAR を実行すると、グローバル クロックがバンク 2 のグローバル クロック ペアのマスタ側に制約されているために、次のエラー メッセージが表示されます。

"ERROR:Place:645 - A clock IOB clock component is not placed at an optimal clock IOB site The clock IOB component <clocks_1_src_clk1> is placed at site AD17. The clock IO site can use the fast path between the IO and the Clock buffer/GCLK if the IOB is placed in the master Clock IOB Site. If this sub optimal condition is acceptable for this design you may set the environment variable XIL_PLACE_ALLOW_LOCAL_BUFG_ROUTING to demote this message to a WARNING and allow your design to continue."

配線されたネットでは、グローバル リソースが使用されているように見えます。これは、有効なエラー メッセージでしょうか。

ソリューション

Virtex-4 SX55FF1148 のバンク 2 で発生するこの不正なエラーは、環境変数 XIL_PLACE_ALLOW_LOCAL_BUFG_ROUTING を設定することで回避できます。

この問題は、ISE 8.2i で修正されています。

ISE 環境変数の設定方法については (Xilinx Answer 11630) を参照してください。
AR# 22565
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加