UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22684

8.2i XST - 2 ビット ベクタと 14 ビット ベクタを連結し、16 ビット ベクタのマルチプレクサにするコードを記述すると不正なロジックが生成される

説明

キーワード : Verilog, 2001, concatenation, assign, 8.2i, 連結, 割り当て

次のように、2 ビット ベクタと 14 ビット ベクタを統合し、16 ビット ベクタのマルチプレクサにするコードを記述すると、XST で不正なロジックが生成されます。



assign vector1[15:0] = (condition) ? vector2[15:0] : { ((condition) ? 2_bit_vector : 2'bzz), 14'hzzzz };

ソリューション

XST でこのコードを正しく処理できません。この問題を回避するには、コードを次のように書き直してください。

assign vector1[15:0] = (condition) ? vector2[15:0] :16'hzzzz);

この問題は、現在のところ調査中です。
AR# 22684
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加