UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 2435

12.1 Timing Closure - Zero (0) or fewer than expected paths or items are analyzed for a TIMESPEC that should apply to valid paths in my design

説明

Timing Analyzer reports that it analyzed zero (0) or fewer than expected paths or items for a TIMESPEC that should apply to valid paths in my design.

ソリューション

通常、この問題は次の 3 つの状況で発生します。

  • 複数のタイミング制約がデザインで重複しているために、ほかの制約より優先される制約がある場合
  • 1 つの制約でカバーされるパスのすべてが別の優先順位の高い制約でカバーされているため、元の制約が上書きされてしまう場合
  • ソースまたはデスティネーションが無効な場合

特定の制約でどのパスがカバーされるかを決定するには、TIMESPEC Interaction (TSI) レポートを使用します。TSI オプションはコマンド ラインで Trace (TRCE) を使用している場合にのみ利用できます。次は、そのコマンドの例です。

trce -tsi the_tsi_report design.ncd design.pcf

AR# 2435
作成日 08/21/2007
最終更新日 05/15/2012
ステータス アクティブ
タイプ 既知の問題
デバイス
  • Virtex-4 FX
  • Virtex-4 LX
  • Virtex-4 QPro/R
  • More
  • Virtex-4 SX
  • Virtex-5 FXT
  • Virtex-5 LX
  • Virtex-5 LXT
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-5Q
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Spartan-3
  • Spartan-3 XA
  • Spartan-3A
  • Spartan-3A DSP
  • Spartan-3AN
  • Spartan-3E
  • Spartan-6 LX
  • Spartan-6 LXT
  • Less