''Running DRC. ERROR:PhysDesignRules:1530 - Dangling pins on block:<inst1/BU2/U0/blk_mem_generator/valid.cstr/ramloop[0].ram.r/v5.ram/SP.C ASCADED_PRIM36.TDP_T/inst1/BU2/U0/blk_mem_generator/valid.cstr/ramloop[0].ram .r/v5.ram/SP.CASCADED_PRIM36.TDP_T>:<RAMB36_EXP_RAMB36_EXP>. Port B with attribute RAM_EXTENSION_B set to UPPER requires CASCADE input pin connected. ERROR:PhysDesignRules:1532 - Dangling pins on block:<inst1/BU2/U0/blk_mem_generator/valid.cstr/ramloop[0].ram.r/v5.ram/SP.C ASCADED_PRIM36.TDP_B/inst1/BU2/U0/blk_mem_generator/valid.cstr/ramloop[0].ram .r/v5.ram/SP.CASCADED_PRIM36.TDP_B>:<RAMB36_EXP_RAMB36_EXP>. Port B with attribute RAM_EXTENSION_A set to LOWER requires CASCADE output pin connected. ERROR:Bitgen:25 - DRC detected 2 errors and 0 warnings."
ソリューション
ワード数が多いシングル ポート RAM またはシングル ポート ROM を構築するとき、ワード数が 24k 以上で書き込みポートと読み出しポートの幅が同じ場合、カスケード接続された 32k X 1 プリミティブ (Virtex-4) または 64 X 1 プリミティブ (Virtex-5) が使用されます。 ただし、ポート B のカスケード入力/出力 ピンは、シングル ポート RAM/ROM のために接続されません。 BitGen DRC チェックは、これが原因でエラーになります。