AR# 29297

説明

• 一般情報
• サポートされるデバイス
• 新機能
• 修正点
• 既知の問題

ソリューション

• ISE 12.1 ソフトウェアをサポート
• ISE 12.1 で Virtex-6Q および Spartan-6Q デバイスをサポート
• CIC Compiler v1.1、v1.2、v1.3 からコアの自動アップデートをサポート

• CR 534532 : プログラム可能なレート変更補間フィルタの最大出力幅はレートの最小値ではなく最大値で決定されるように修正されました。(ザイリンクス アンサー 33573)
• CR 537660 : レート変更後にフィルタ出力が不安定になる問題は修正されました。(ザイリンクス アンサー 33733).

• なし

• ISE 11.3 ソフトウェアをサポート
• Virtex-6 および Spartan-6 サポートの追加
• 複数チャンネルのインプリメンテーション用に入出力ストリーミング インターフェイスを追加
• コアがオーバーサンプルされているときリソースを共有
• ハードウェア オーバーサンプリング仕様をサンプル周期として指定するための機能を追加
• CIC Compiler v1.1 および CIC Compiler v1.2 からの自動アップデートをサポート

• CR 495756 - ND 信号が正しく動作していなかった問題が修正されました。(ザイリンクス アンサー 31456)
• CR 480087 - CE 信号が正しく動作していなかった問題が修正されました。(ザイリンクス アンサー 31456)
• CR 479943、476230 - RDY が Low のときビヘイビア モデルで X が出力される問題が修正されました。(ザイリンクス アンサー 33214)
• CR 478635、478144、469442、467813、467295、456370、455434、450578 - ビヘイビア モデルがネットリストと一致していない問題は修正されました。(ザイリンクス アンサー 30280)

• (ザイリンクス アンサー 33464) - CR 532603 - シミュレーション中に、RATE_WE 信号がアサートされていない場合に RATE 信号が範囲外なることを示すエラー メッセージが表示される理由
• (ザイリンクス アンサー 33530) - HDL シミュレーションまたは System Generator の NAN で CIC Compiler ブロックの出力が常に未定義 X になる
• (ザイリンクス アンサー 33538) - コアと一緒にインストールされたデータシートに、「XILINX CONFIDENTIAL - INTERNAL」と記述されている理由
• (ザイリンクス アンサー 33573) - プログラマブル レート 変更を使用すると、出力幅が予測よりも小さくなる理由
• (ザイリンクス アンサー 33733) - プログラマブル レートの CIC でレートを変更すると継続的にオーバーフローが発生する

• CR 449712 : NC-Sim を使用した CIC 補間フィルタのシミュレーションでの不一致の修正

• プログラマブル レート フィルタをインプリメントすると、SCLR を使用していない場合にビヘイビア シミュレーションで不正な結果が得られる(ザイリンクス アンサー 30280)
• PAR 後のシミュレーションと比較してビヘイビアに違いがある理由。ND および CE 信号で入力サンプル レートをゲートすると、間違った結果が出る理由。 (ザイリンクス アンサー 31456)
• ビヘイビア シミュレーション中に、RDY 出力が Low になるたびに出力が X になる理由(ザイリンクス アンサー 30280)
• プログラマブル レートの CIC でレートを変更すると継続的にオーバーフローが発生する(ザイリンクス アンサー 33733)

• ISE 10.1 ソフトウェアをサポート

• CR 453918 - レート変更の大きいデシメータ フィルタのコア生成時間が長かった問題を修正
• CR 442008 - カスタマイズ ウィンドウにレイテンシとリソース予測値がない問題を修正
• CR 442008 - カスタマイズ ウィンドウの周波数応答解析の減衰のスケールが不正であった問題を修正

• プログラマブル レート フィルタをインプリメントすると、SCLR を使用していない場合にビヘイビア シミュレーションで不正な結果が得られる(ザイリンクス アンサー 30280)
• CIC Compiler、DDS Compiler、または Sine CoSine LUT IP の使用時に ISE Simulator または NC-Sim でビヘイビア シミュレーションと変換後のシミュレーションが一致しない(ザイリンクス アンサー 30626)
• プログラマブル レートの CIC でレートを変更すると継続的にオーバーフローが発生する(ザイリンクス アンサー 33733) -

• 周波数プロットを正規化する値(ザイリンクス アンサー 29747)
• カスタマイズ ウィンドウにある [Frequency Response Analysis Options] オプションの影響(ザイリンクス アンサー 29748)

• なし

• なし

• ターゲット デバイスに DSP48 がなくても DSP48 を使用するよう選択できてしまう(ザイリンクス アンサー 29540)
• レート変更の値が大きいと CIC Compiler が生成中に停止する(ザイリンクス アンサー 29554)

• 周波数プロットを正規化する値(ザイリンクス アンサー 29747)
• カスタマイズ ウィンドウにある [Frequency Response Analysis Options] オプションの影響(ザイリンクス アンサー 29748)

• CIC Filter で最大入力にオーバーフローが見られる(ザイリンクス アンサー 12480)
• 入力/出力データのフォーマット(ザイリンクス アンサー 17210)
• 有効データがコアで受信される前に RDY 信号が High になる(ザイリンクス アンサー 17472)
• デシメーション フィルタの最初の有効な RDY 信号のレイテンシ(ザイリンクス アンサー 24639)
• プログラマブル レートの CIC でレートを変更すると継続的にオーバーフローが発生する(ザイリンクス アンサー 33733)
• プログラマブル インターフェイスを使用すると 0 が出力される(ザイリンクス アンサー 41042)