UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 30509

9.2.01 - System Generator for DSP - カスタムの Spartan-3A DSP JTAG ハードウェア協調シミュレーションをターゲットとして指定すると、クロック スキューが大きいことが原因でホールド タイム違反が発生する

説明

キーワード : sysgen, hitl, timing, bufgmux, System Generator, タイミング

デザインをハードウェア協調シミュレーション ブロックに生成しようとすると、PAR でホールド タイム違反が原因でタイミング エラーが発生し、ハードウェア協調シミュレーション ブロックが得られません。

ソリューション

Spartan-3A DSP デバイスのハードウェア協調シミュレーション ロジックに多少の変更が加えられているため、JTAG ハードウェア協調シミュレーションをターゲットとするとホールド タイム違反が発生することがよくあります。

両方のクロックが BUFGMUX を駆動するワースト ケースを考慮する必要があるため、このデザインではクロック スキューが大きくなります。

この問題を回避するには、ボード UCF ファイルに 2 つの TIG (タイミング無視) 制約を追加し、BUFGMUX に入力されるシングル ステップ クロックが両方とも無視されるようにします。このクロックは Simulink で駆動されている BSCAN ロジックで駆動されるので、タイミングは重要でなく、無視できます。

1. ターゲット ボードの UCF ファイルを見つけます (<System Generator インストール ディレクトリ>\sysgen\plugins\compilation\Hardware Co-Simulation\my_board\my_board.ucf)。
2. 制約ファイルの最後に次の行を追加します。

PIN "BUFGMUX_COMP1.I1" TIG;
PIN "BUFGMUX_COMP2.I0" TIG;

3. 変更を保存して、ハードウェア協調シミュレーション ブロックを再生成します。
AR# 30509
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加