AR# 31430

ML50x - SPI フラッシュと ZBT RAM を使用するとエラーが発生する

説明


デザインで、SPI、ZBT RAM、および STARTUP_VIRTEX5 を使用しています。プログラム実行のある時点で、RAM からのデータが破損してしまいます。

これはなぜですか。

ソリューション


Strata フラッシュと SPI フラッシュのクロック イネーブル ラインは共有されています。Strata フラッシュと ZBT RAM のデータ ラインは共有されています。SPI フラッシュをイネーブルにすると、Strata フラッシュもイネーブルになり、ZBT RAM データ ラインの上位 16 ビットで競合が発生します。

SPI フラッシュの CE 信号は、Strata フラッシュの CE 信号と 1K オームの抵抗で分離されています。この問題を回避するには、FPGA で AE14 ピン (Strata フラッシュの CE ピン) を 1 で駆動し、Strata フラッシュをディスエーブルにしてください。
AR# 31430
日付 12/15/2012
ステータス アクティブ
種類 一般
Boards & Kits 詳細 概略