UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32177

14.x タイミング クロージャー - ロジック レベルの数が多すぎて発生するタイミングの問題を解決するための [Mapping Logic Onto Block RAM] の使用

説明

未使用のブロック RAM がいくつかあります。ロジック レベルの数が多すぎて発生するタイミングの問題を解決するためこれらを使用することはできますか。

ソリューション


XST で未使用のブロック RAM に個別の階層モジュールを配置することができます。この機能を利用して特定のタイミング問題を解決することができます。ブロックのロジック レベル数が多すぎ、次の条件を満たすことができる場合、タイミング要件を満たすためにこのブロックに Map Logic on BRAM (BRAM_MAP) 制約を設定することができます。

- すべての出力にレジスターが付いている
- このブロックに出力レジスターが 1 レベルのみある
- すべての出力レジスターに同じ制御信号がある
- 出力レジスターに 1 つの同期リセット信号がある
- ブロックにマルチソースまたはトライステートのバスが含まれていない
- Keep (KEEP) は中間信号に使用できない

Map Logic on BRAM (BRAM_MAP) の詳細は、『XST ユーザー ガイド』を参照してください。

タイミング クロージャーについての推奨事項などについては、次のアンサーを参照してください。

- ファンアウトの大きい信号を回避する方法について、(ザイリンクス アンサー 9410)
- ステート マシンの最適化について、(ザイリンクス アンサー 9411)
- 長いキャリー ロジック チェーンについて、(ザイリンクス アンサー 9412)
- I/O トライステート イネーブル パスについて、(ザイリンクス アンサー 9413)
- TBUF を介するパスについて、(ザイリンクス アンサー 9414)
- RESET や .SR ピンなど関係のないパスのタイミングについて、(ザイリンクス アンサー 9415)
- .CE ピンを通過するパスなどの複数サイクル パスの使用について、(ザイリンクス アンサー 9416)
- ロジック レベル数が過多になるのを回避する方法について、(ザイリンクス アンサー 9417)
- 目標を 5% ~ 10% 達成できないタイミング制約について、(ザイリンクス アンサー 9418)
- 目標を 10% ~ 15% 達成できないタイミング制約について (ザイリンクス アンサー 9419)
AR# 32177
作成日 04/07/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less