UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32360

11.1 ISE Simulator (ISim) - VHDL でアサート/レポートのコマンドを使用するときに問題が発生する

説明

キーワード : output, console, writeline, corrupted, 出力, コンソール, 破損

シミュレータのコンソールにメッセージを出力するための Assert / Report VHDL I/O を使用しました。次の構文を使用してメッセージを出力するとします。

assert false report Message.all severity warning;
DEALLOCATE (Message);

バッチ モードでシミュレーションを実行すると、出力メッセージが不完全に表示されます。

例 :
Finished circuit initialization process.
(/testbench/config_test/).the design...

ISim GUI で同じシミュレーションを実行すると、次の結果がコンソールに表示されます。

Finished circuit initialization process.
at 200 ns: Note: Resetting the design...
(/testbench/config_test/).

この問題の解決方法を教えてください。

ソリューション


これは ISim in ISE Design Suite 11.1 ツールでの既知の問題で、ISE Design Suite 11 アップデート 2 (11.2) で修正されています。 ISE Design Suite の最新アップデートを http://japan.xilinx.com/support/download/index.htm からダウンロードしてインストールしてください。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33381 ISE Design Suite 11 - ISE Simulator (ISim) の既知の問題 N/A N/A
AR# 32360
作成日 04/10/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般