UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32505

11.1 Timing Analyzer - Timing Analyzer から FPGA Editor にクロスプローブしようとすると警告メッセージが表示される

説明

キーワード : FED, TA, invoke, crossprobe, crossprobing, FPGA Editor, Timing Analyzer, 起動, クロスプローブ

Timing Analyzer から FPGA Editor にクロスプローブしようとすると、複数の警告メッセージが表示され、クロスプローブできません。表示される警告メッセージは、次のようなものです。

"WARNING:InterToolCommunication:23 - The Xilinx TCL command interpreter communicating with a Xilinx tool returned the following: "error writing "sock2972": connection reset by peer" "XilItc::Send {XilItc::Highlight clearall -all -sender {Timing Analyzer}}""

"WARNING:InterToolCommunication:23 - The Xilinx TCL command interpreter communicating with a Xilinx tool returned the following: "error writing "sock2972": connection reset by peer" "XilItc::Send {XilItc::Collection -begin; XilItc::Highlight highlight -bel {COUNTNUM_0} -sender {};XilItc::Highlight highlight -net {COUNTNUM_0} -sender {};XilItc::Highlight highlight -bel {Mcount_COUNTNUM_xor<3>1} -sender {};XilItc::Highlight highlight -bel {COUNTNUM_3} -sender {};XilItc::Collection -end }""

ソリューション

この問題は、FPGA Editor が Timing Analyzer から起動された後閉じられ、再起動された場合に発生しているようです。

この問題が発生しないようにするには、すべてのクロスプローブを 1 回の FPGA Editor セッションで実行してください。

この問題を回避するには、すべてのタイミング解析を保存し、Timing Analyzer を閉じてから開き直し、FPGA Editor を起動してください。FPGA Editor を閉じるまで、クロスプローブは機能するはずです。

この問題は次のメジャー リリースで修正される予定です。



AR# 32505
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加