デザインに G が常時 High で D にアクティブ信号が供給されるラッチがありますが、最適化で削除されてしまい、GE がアクティブなのにもかかわらず D 信号が通過してしまいます。これは既知の問題ですか。
この問題は、ISE 11.2 で修正される予定です。