UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32521

11.1 Virtex-5 MAP - 既知の問題 - ゲートが定数 1 で駆動され、GE がアクティブ信号で駆動されるラッチが最適化で不正に削除される

説明

デザインに G が常時 High で D にアクティブ信号が供給されるラッチがありますが、最適化で削除されてしまい、GE がアクティブなのにもかかわらず D 信号が通過してしまいます。これは既知の問題ですか。

ソリューション

この問題は、ISE 11.2 で修正される予定です。

AR# 32521
作成日 04/20/2009
最終更新日 05/23/2014
ステータス アーカイブ
タイプ 一般
デバイス
  • Virtex-5 FXT
  • Virtex-5 LX
  • Virtex-5 LXT
  • More
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-5Q
  • Virtex-5QV
  • Less
ツール
  • ISE Design Suite - 11.1