AR# 32610

MIG 3.1、Virtex-5 FPGA DDR2 - シミュレーションおよびハードウェアで低周波数で TWR 違反が発生する

説明

DDR2 仕様によると、TWTR は 2*TCK 以上にする必要があります。

TWTR は、書き込みで DQ が最後にトグルしてから読み出しコマンドまでの時間です。

Virtex-5 FPGA DDR2 MIG デザインでは、低周波数での動作でこの TWTR 仕様が満たされない可能性があります。

この違反は、シミュレーションおよびハードウェアで発生する可能性があります。

ソリューション

Virtex-5 FPGA DDR2 の ddr2_ctrl.v/.vhd では、次のように、クロック周波数とメモリの TWTR 仕様に基づいて TWTR クロック サイクル数が計算されます (次は Verilog 例)。

localparam integer TWTR_TMP_MIN = (TWTR + CLK_PERIOD)/CLK_PERIOD; 

周波数が低いと、TWTR_TMP_MIN が 2 未満になる可能性があり、

TWTR の最小タイミング 2*TCK に違反してしまいます。 

たとえば、TWTR = 7500 および CLK_PERIOD = 8000 (125MHz) の場合、TWTR_TMP_MIN に 1 が割り当てられます。  

この問題を回避するには、TWTR_TMP_MIN が常に 2 以上であることを確認する機能を追加します。 

この問題は、MIG 3.1 以前のリリースで発生します。

この問題は MIG 3.2 で修正されています。

AR# 32610
日付 07/23/2014
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP