UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
次に、11.5 ISE デザイン ツールでの既知の問題のうち Spartan-6 FPGA に関するものをリストします。
このリストに含まれていない問題がある可能性もあります。このリストに含まれていない問題が発生した場合は、ザイリンクス テクニカル サポートにてサービス リクエストを開いてください。
ソフトウェアにターゲット デバイスの製品ステータスのスピード ファイルが含まれている場合は、製品用にデザインを再インプリメントする際、デザイン再合成し、IP コアを再インプリメントすることをお勧めします。
これにより、ソフトウェアでの DRC、タイミング モデル、クロック トポロジの変更、およびその他の修正が適用されます。
(Xilinx Answer 34533) | Spartan-6 ブロック RAM デザイン アドバイザリ - アドレス空間の重複 |
(Xilinx Answer 34541) | Spartan-6 FPGA ブロック RAM デザイン アドバイザリ - 9K ブロック RAM の Simple Dual Port (SDP) のデータ幅制限 |
(Xilinx Answer 34659) | Spartan-6 Block RAM - ブロック RAM の出力レジスタが最初のコンフィギュレーション後に正しく初期化されない |
(Xilinx Answer 34712) | Spartan-6 FPGA ブロック RAM のデザイン アドバイザリ - 9K Simple Dual Port (SDP) ブロック RAM の初期化が不正になる |
(Xilinx Answer 34713) | Spartan-6 ブロック RAM - INIT_FILE 属性を使用して 9K ブロック RAM (RAMB8BWER プリミティブ) を初期化できない |
(Xilinx Answer 34714) | Spartan-6 FPGA ブロック RAM - Data2Mem で 9Kb ブロック RAM がサポートされない |
(Xilinx Answer 34803) | Spartan-6 Block RAM - 9Kb ブロック RAM のパリティ ビットの SRVAL/INIT 値が不正である |
(Xilinx Answer 34885) | 11.4 Spartan-6 配置 - LX25 デバイスとほかのデバイスとの BUFIO2 ピン互換性の問題 |
(Xilinx Answer 34675) | Spartan-6 1L - 低電力デバイスの DCM_SP および DCM_CLKGEN に追加低電力リセット回路を使用 |
(Xilinx Answer 34766) | Spartan-6 PLL - 不正な補正モードが設定される |
(Xilinx Answer 34767) | Spartan-6 クロック - DCM または PLL からのフィードバック パスが正しく配線されない |
(Xilinx Answer 34465) | Spartan-6 - XC6SLX16、XC6SLX45、XC6SLX45T の最大スタートアップ ICCINT |
(Xilinx Answer 33808) | SPI-3 Link Layer v7.1 - 「ERROR:Pack:1653 - At least one timing constraint is impossible to meet..」というエラー メッセージが表示される |
(Xilinx Answer 33840) | 11.4 EDK、XPS_LL_TEMAC_v2_03_a - Spartan-6 デバイスで外部 PCS/PMA コアの使用できるようにするための一時的なパッチ |
(Xilinx Answer 33755) | 11.x ChipScope Pro Inserter - プロジェクトでオートモーティブまたは低消費電力の Spartan-6 FPGA を使用しているとき、デバイス ファミリが Spartan-6 と示される |
(Xilinx Answer 33843) | 11.x ChipScope IBERT - Spartan-6 FPGA スイープ テストでサンプリング ポイントが変更されない |
(Xilinx Answer 33665) | 11.4 CORE Generator - SP605 ボード上の Spartan-6 FPGA xc6slx45t デバイス用に PCIe コアを生成するときに -3 スピード グレードを選択できない |
2010/04/12 | アンサー 34885 を追加 |
2010/03/25 | アンサー 34803 を追加 |
2010/03/19 | ブロック RAM セクションを追加 |
2010/03/16 | ISE 11.5 リリース。11.5 の問題を追加。11.5 で修正された問題を削除。 |
2010/02/08 | アンサー 34344 を追加 |
2009/12/08 | 11.4 に伴う初版 |
AR# 32651 | |
---|---|
日付 | 12/07/2015 |
ステータス | アクティブ |
種類 | 既知の問題 |
デバイス | |
ツール |