AR# 32707

12.1 Timing Analyzer - IODELAY 最小、最大遅延に関する情報

説明


Virtex-5 FPGA データシートに、IODELAY ブロックに関する遅延は Timing Analyzer のレポートを参照するよう記述されていますが、speedprint での同じ遅延情報では MIN 遅延が MAX 遅延より大きくなっています。

この違いがあるのはなぜですか。

ソリューション

speedprint では MIN 遅延が MAX 遅延より大きくなっています。MIN 遅延はホールド タイムを調整し、MAX 遅延はセットアップ タイムを調整します。スピード ファイルは、インプリメンテーション ツールでの結果がハードウェアでの特性化に一致するよう遅延値を調整します。
AR# 32707
日付 05/19/2012
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール 詳細 概略