UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32801

10.1.03、System Generator for DSP - System Generator で生成した PCORE が EDK で予測どおりの動作をしない、またはこの PCORE が読み出し/書き込みをするとプロセッサが停止する理由

説明

キーワード : SysGen, EDK, XPS, Embedded Development Kit, MPD, MicroBlaze, OPB, エンベデッド開発キット

System Generator で生成した PCORE が EDK MicroBlaze で予測どおりの動作をしない、またはプロセッサがアクセスされると停止したようになります。この理由を教えてください。

ソリューション

この問題は 10.1.03 リリースの System Generator の PCORE 出力に関する既知の問題です。この問題は、デュアル クロックがイネーブルになった PCORE でのみ発生します。

このビヘイビアが既知の問題かどうかは、PCORE の MPD ファイルをテキスト エディタで開いて、次の行を探します。
PORT splb_clk = "", DIR = I, SIGIS = clk, BUS = SPLB

この行がない場合、上記のような問題が発生し、このアンサーの回避策が適用できます。この問題を回避するには、System Generator の Constant ブロックで駆動される Gateway Out ブロックを EDK プロセッサ ブロックと同じ階層レベルに追加します。この Gateway Out ブロックは生成されないようにディスエーブルにでき、そうすることでハードウェアで使用されないようになります。Gateway Out ブロックをディスエーブルにするには、ブロックのパラメータを設定する GUI で [Translate into output port] をオフにします。


この回避策は、今後のリリースでは必要なくなります。
AR# 32801
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加