UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32830

MIG v3.1、Virtex-6 DDR2 - デフォルトのバンクを使用する場合でも GUI でマスター バンクを選択する必要がある

説明

MIG を使用してデータ幅が 40 または 48 の Virtex-6 の x16 DDR2 2Gb コンポーネント デザインを生成すると、デフォルトのバンクを使用しているときでも [Bank Selection] ページでマスター バンクが選択されません。

ソリューション

通常、MIG ではデフォルトのバンク コンフィギュレーションでマスター バンク ロケーションが選択されます。 

データ幅が 40 または 48 の x16 DDR2 2Gb コンポーネント デザインをターゲットとすると、デフォルトのバンク選択にマスター バンクが含まれません。 

[Bank Selection] ページの上部でマスター バンクを選択してください。

マスター バンクの選択に関する詳細は、『Virtex-6 FPGA メモリ インターフェイス ソリューション ユーザー ガイド』 (UG406)
の「DDR2 および DDR3 SDRAM メモリ インターフェイス ソリューション」を参照してください。


この問題は、MIG 3.2 で修正されています。

AR# 32830
日付 10/22/2014
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
IP
  • MIG
このページをブックマークに追加