UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32917

SPI-4.2 v9.2 - Virtex-6 デザインで UCF の IODELAYE1 エレメントの HIGH_PERFORMANCE_MODE 属性を変更することについて

説明

キーワード : OIF, SPI, IO, DELAY, I/O, performance, LOW, HIGH, パフォーマンス

CORE Generator で Virtex-6 デザイン用に生成された SPI-4.2 コアのネットリストで、IODELAYE1 エレメントの HIGH_PERFORMANCE_MODE 属性が TRUE に設定されます。パフォーマンス目標が 700Mbps 未満の場合は、UCF ファイルでこの属性を FALSE に変更できます。このように変更すると、IODELAY での消費電力が削減されます。

ソリューション

この変更を加えるには、UCF ファイルに次を正しいインスタンス パスを使用して追加する必要があります。

INST "pl4_snk_clk0/rdclk_idel" HIGH_PERFORMANCE_MODE = "FALSE" ;
INST "<sink_core_instance_name>/U0/io0/*dpa2/dpa_top0/*DATAPAIR*/MASTER_DELAY" HIGH_PERFORMANCE_MODE = "FALSE" ;
INST "<sink_core_instance_name>/U0/io0/*dpa2/dpa_top0/*DATAPAIR*/SLAVE_DELAY" HIGH_PERFORMANCE_MODE = "FALSE" ;
INST "<sink_core_instance_name>/U0/io0/*dpa2/dpa_top0/*CTLPAIR*/SLAVE_DELAY" HIGH_PERFORMANCE_MODE = "FALSE" ;
INST "<sink_core_instance_name>/U0/io0/*dpa2/dpa_top0/*CTLPAIR*/MASTER_DELAY" HIGH_PERFORMANCE_MODE = "FALSE " ;

改訂履歴
2009 年 6 月 24 日 - 初期リリース
AR# 32917
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加